[理学]微机原理第二章.pptVIP

总线仲裁 管理系统中多个主设备的总线请求，避免总线冲突 模块1 模块2 模块N …… 仲裁器 串行仲裁 模块1 模块2 模块N …… 仲裁器 并行仲裁 总线请求BR 总线忙BB 总线允许BG BR BG BB 总线带宽 ——单位时间总线能传送的最大数据（bit）量 例 总线位宽16bit，传输需要2个周期，时钟频率33MHz。总线带宽=264Mbps=33MBps 提高总线带宽 提高时钟频率 增加位宽 减少传输周期数 例 PCI总线位宽32bit，时钟33MHz， 带宽=32X33/8=132MB/s 总线共享 –充分利用总线带宽 A B C D 组合 A B C D A 数据包 多路转换 A B C D A B C D 组合 f1(A) f2(B) 多路转换 A B C D 共享总线 共享总线 f3(C) f4(D) TDM FDM 分时传送 分频带传送 A B C D 组合 s1(A) s2(B) 多路转换 A B C D 共享总线 s3(C) s4(D) CDM 总线时序 同步总线时序 总线上所有信号之间的时间关系以同一个时钟为参考 T CLK AB RD/WR* DB CLK上升沿发出地址，下降沿读/写 协调总线设备的步骤和配合，实现可靠的寻址和数据传输 电路简单,传输率高 异步总线时序 DB AB ① ② ③ ④ RD/WR* Master Slave 读 写 ① ② ③ ④ 无绝对时间关系，采用握手方式保证数据传输同步 ② S：知道，开始发送（ S线变高） （DB有数据，RD/WR=1 读 ） ④ S：那就结束了。 （ S线变低） （DB数据撤销 ） 互锁联系,可靠性好 控制复杂,速度降低 ① M：准备好接收了（ M线变高） ③ M：ok，收到了（M线变低） 半同步总线时序 共有时钟，可插入等待周期协调主控、受控设备同步 TW WAIT DB RD/WR* CLK AB 写 读 受控设备提出等待请求，主控设备延长数据保持时间 兼有同步总线简洁高速和异步总线可靠灵活的优点 串行总线 总线数据传输按位（bit）依时间次序进行 现代串行总线特征：差分信号、数据包形式、点对点 特点：经济、远距离、低干扰。应用日益广泛 冯·诺依曼结构及其改进 计算机组成原理 总线结构 计算机工作原理（模型机） CPU子系统 存储器子系统 输入/输出子系统 2.1 计算机体系结构 输入设备 存储器 运算器 控制器 输出设备 由运算器、控制器、存储器、输入设备和输出设备五大部分组成； 数据和程序以二进制代码形式无区别存放； 控制器根据存放在存储器中的程序来工作（串行执行，指令驱动）。 冯·诺依曼体系特征 CPU指令集 指令类型、格式、寻址方式，RISC或CISC策略 存储器系统 分级实现系统需求（寄存器、高速缓存、主存、辅存） 运算器+控制器+寄存器=CPU 总线结构 并行处理技术 对冯·诺依曼体系的改进 2.2 计算机组成原理 ——体系结构中各部件的功能及互联 MPU RAM ROM I/O接口 外设 AB DB CB 微处理器MPU包含运算器和控制器，是微机系统的核心部件。称为中央处理单元(CPU) 存储器用来存放数据和程序；分为只读存储器ROM(Read Only Memory) 和随机存取存储器RAM(Random Access Memory) 输入输出接口又称为I/O接口(Input/Output interface)，是微机系统与外部设备交换信息的电路和通道。 传统意义的三总线，看成CPU引脚的延伸 总线结构 MPU RAM ROM I/O接口 外设 AB DB CB 1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。 2 传统意义观点，组成微机系统的各部分通过地址总线AB、数据总线DB和控制总线CB联系在一起。 数据总钱DB（Data Bus）用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备读入数据，又可通过DB将内部数据送至内存或输出设备。 地址总线AB（Address Bus）用于传送CPU发出的地址信息，是单向总线。目的是指明与CPU交换信息的内存单元或I/O设备。 控制总线CB（Control Bus）用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但作为一个整体则是双向的，所以在各种结构框图中，凡涉及到控制总线CB，均以双向线表示。 MPU M I/O 总线 单总线 MPU I/O M 存储器总线 I/O总线 双总线 MPU 局部I/O 局部M 缓冲器 总线控 制逻辑 全局 全局 M I/O DMA控制器 双重总线 局部总