数字电路与逻辑设计试题A卷（华南农业大学）.doc

第 PAGE 2 页 共 NUMPAGES 3 页 华南农业大学期末考试试卷（A卷） 学年第一学期 考试科目： 数字电路与逻辑设计 _ 考试类型：（闭卷） 考试时间： 120__ 学号 姓名 年级专业____________ 题号 一 二 三 四 五 总分 得分 评阅人 填空题（每空2分，共20分） 八进制数15.5对应的二进制数为 1101.101 ，十进制数为 13.625 。 T型触发器的特征方程为 t抑或q 。 需要用 8 片256×4的RAM组成一个1024×8的RAM。 时序逻辑电路的特征元件是 触发器 。 若3位同步二进制加法计数器正常工作时，由000状态开始计数，则经过17个输入计数脉冲后，计数器的状态应该是 011 。 三变量输入的逻辑函数有 8 个最小项。 设计一个二十五进制计数器至少要 5 个触发器。 输出端仅与状态有关，而与输入无关的时序电路为 moore 电路。 用四路数据选择器实现函数，当用AB作选择变量时，D3= 。 单择题（每小题2分，共20分） 的对偶式是（AB+AC非 ）。 （A） （B） （C） （D） JK触发器在同步工作时，若现态，要求到达次态，则应使JK=（10 ）。 （A）00 （B）01 （C）1× （D）×1 在下列逻辑部件中，不属于组合逻辑电路部件的是（D）。 （A）译码器 （B）编码器 （C）全加器 （D）寄存器 要使得3-8线译码器（74LS138）能正常工作，使能端的电平是（ A ）。 （A）100 （B）111 （C）011 （D）001 若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 C 个触发器。 （A）2 （B）3 （C）4 （D）10 与表达式，描述的电路功能不相同的表达式是（ ）。 （A） （B） （C） （D） 数字信号和模拟信号不同之处是（A ）。 （A）数字信号在大小和时间上不连续，而模拟信号则相反 （B）数字信号在大小上不连续，时间上连续，而模拟信号则相反 （C）数字信号在大小上连续，时间上不连续，而模拟信号则相反 （D）以上三项都不对 对正逻辑而言，某电路是与非门，则对负逻辑而言是（ C ）。 （A）与非门 （B）与门 （C）或非门 （D）或门 一个具有n位地址输入，m位数据输出的ROM，其存储容量为（ B）。 （A） （B） （C） （D） “5421”BCD码5421可表示为十进制数（ ）。 （A）（86）10 （B）（56）10 （C）（106）10 （D）（9）10 化简题（每小题6分，共18分） 1.用卡诺图化简求出逻辑函数的最简与-或表达式。 2.将下列代数式化成标准与-或表达式和标准或-与表达式。 3.化简如下所示原始状态表。 X X S 0 1 A B/0 A/1 B C/0 A/0 C C/0 B/0 D E/0 D/1 E C/0 D/0 电路分析与设计题（每小题8分，共32分） 如下图F的输出表达式，并进行化简？ ≥ ≥1 ＆ ＆ 1 1 1 =1 F G11 G21 G31 G41 G51 G61 作出如下图电路的状态转移表，初始状态。其中74LS161为同步置数的16进制计算器，MUX为八选一多路选择器。 Qd Qc Qb Qa Qd Qc Qb Qa Dd Dc Db Da P T Ld CLR CP “1” Cp A2 A1 A0 74LS161 D0 D1 D2 D3 D4 D5 D6 D7 MUX F 1 X 1 1 X X 1 0 0 0 用两片4位二进制并行加法器实现2位十进制数8421码到二进制码的转换。 74LS1