DSP芯片选型与硬件设计.docx

为考核答辩我们小组共查阅了如下资料 基于PGA+DSP的图像融合系统设计》----------------------王玉冰 《基于DSP+FPGA的实时图像处理系统研究与设计》-韩烨 《多核DSP图像去雾优化方法》-----------------------------白林亭 武永卫 谢建春 文鹏程 刘小剑 《基于DSP的偏振图像快速融合研究》------------------李志勇 张　鹏 DSP介绍 TMS320DM642是T工公司于2003年左右推出的一款面向数字媒体的32位定 点DSP芯片。最高主频可达700MHZo DM642可用于视频处理的主要优点主要包含 以下几个部分「33] (1)它的EM工FA接口数据总线宽度为64位，可直接与SDRAM芯片无缝连接。外部存储器最大寻址空间1024MBo (2)片上带有三个双通道数字视频口(VPO}VP2)，能够与视频编解码芯片 无缝相连，支持多种视频分辨率和视频标准。 (3)一个具有64路独立通道的增强型EDMA控制器和16位通用输入/输出 端口(GPI0） (4)具有10/100M以太网口、32位主/从PC工接口、16/32位主机HPI接口、I2C总线接口、多通道串行口(MCASP)等多种接口。 (5) 3个32位通用定时器。 其内部结构示意图如下图所示 DSP的EMIFA接口所处理的总线请求有4个来源，分别为:(1)片内程序总 线发出的DSP程序取指;(2)片内数据总线发出的DSP数据读写;(3)片内EDMA 控制;(4)外部共享存储器事件。 《基于PGA+DSP的图像融合系统设计》-------王玉冰 DSP芯片选型与硬件设计 TMS320c6416型号DSP芯片属于TMS320C64x系列芯片，是TI公司推出的适用于并行处理的定点数字信号处理器。它采用VelociTL2体系结构，具有如下特点： TMS320C64x系列定点型DSP芯片，时钟最高可达1.1GHz，指令周期为0.9ns 。每周期可执行8条32位指令，指令最高可达8800MIPS。采用超长指令字结构，可通过8, 16, 32位字节寻址。片内拥有8各独立单元:其中2个32位乘法器，6个算术逻辑单元(ALU)。同时有2组各32个32位通用寄存器组。 内部存储器采用L 1 /L2两级高速缓存结构:其中L1P, L1D时钟与CPU时钟同步，L2高速缓存(Cache)时钟位CPU时钟的1/2，外部时钟在100MHz到133MHz。 快速的增强型直接存储器访问(EDMA)控制器。EDMA提供6各通道，最高2Gbyte/s的通信带宽。EDMA控制器总共可存储85组传输控制参数，各组传输控制参数彼此互联，从而实现发杂树的传输，如乒乓缓存、循环缓存等传输方式。 (4) 3种外部总线接口:TMS320C64x提供两个独立外部存储器接口(EMIF)，其中 EMIFA拥有64位宽度，EMIFB拥有16位宽度。EMIF可与RAM, pipeline结构的同 步突发静态RAM、同步FIFO等外设同步，其最大的总线传输速率为133MHz 。 EMIFA 可对外部器件进行8, 16, 32, 64位读写操作，EMIFB可对外部器件进行8, 16位读 写操作。TMS320C64x系列芯片还具有32位的PCI接口，该 PCI接口遵循PCI规范， 可访问片内RAM、外设，并通过EMIF访问外部存储器。 3个多通道缓冲串行端口(McBSP):多达128条通道，支持ST BUS兼容设备的异步接口，支持H.110/H.100帧协议、T1/E1帧协议、IOM2总线。 (6) 3个32位通用定时器和速率可达5OMHz的UTOPIA接口。 从以上概述中我们可以看出TMS320C6416芯片非常适合视频图像处理系统高速大量运算的需求，并且该芯片工作功耗较低。本文设计的系统，关于DSP的硬件设计主要有EMIFA, EMIFB以及PCI接口。 EMIFA通过双口RAM与FPGA进行互联通信，使得FPGA作为协处理器帮助 DSP对图像数据进行处理。EMIFA接口包括64位数据总线AED[63:0] ， 20位地址总 线AEA[22:3] ，8位字节使能线BE[7:0] ，4位地址区域片选信号CE3 , CE2, CE 1, CEO，两个时钟信号AECLKOUT、写使能ASWE(低有效)、读使能ASRE(低有效) 以及各类存储器的读/写控制信号。EMIFA接口内的时钟信号可由软件配置，也可通 过DSP内部提供。该模块的硬件连接如图2.2所示: DSP通过EMIFB接口与Flash芯片连