数字电路与逻辑设计课件：第四章 时序逻辑电路.ppt

第4章 时序逻辑电路 4.1 时序逻辑电路的结构和特点 4.2 触发器 4.3 时序逻辑电路的分析 4.4 时序逻辑电路的设计 第4章 时序逻辑电路 教学要求：掌握触发器的逻辑功能，触发方式，特性和参数；? 理解触发器的存储功能 理解同步的意义 正确理解触发器的工作原理； 掌握时序逻辑电路的分析方法； 常用时序逻辑功能器件及其应用。 4.1 4.2 教学目的与教学要求： 了解时序逻辑电路的结构和特点 掌握触发器的逻辑功能、触发方式、特性和参数 理解触发器的存储功能 理解同步的意义 正确理解触发器的工作原理 难点与重点： 重点是同步触发器 难点是触发器的存储功能、同步的意义、以及为了减少干扰而在电路 设计上所做的调整 4.1 时序逻辑电路的结构和特点 在第三章我们知道,所有的组合逻辑电路都有一个共同的特点:任一时刻电路的输出仅取决于当时电路的输入,与电路以前的输入和状态无关。在本章中,我们将要讨论另一种类型的逻辑电路——时序逻辑电路（简称时序电路）。在时序逻辑电路中,电路的输出不仅取决于当时电路的输入,还与以前电路的输入和状态有关,也就是说,时序逻辑电路具有记忆功能。 时序逻辑电路的结构框图如图4―1所示。由图中可以看出,一个时序逻辑电路通常由组合逻辑电路和存储电路两部分组成,其中,存储电路由触发器构成,是必不可少的。图中的Xi（i=1,…,m）是电路的输入信号；Yi（i=1,…,k）是电路的输出信号;Wi（i=1,…,p）是存储电路的输入信号（亦称驱动信号或激励信号）；Qi（i=1,…,r）是存储电路的输出信号（亦称时序电路的状态信号）。 这些逻辑信号之间的关系可用式(4.1.1)~(4.1.3)三组方程来描述: Yi=fi(X1,X2,…,Xm,Q1,Q2,…,Qr), i=1,…,k (4.1.1) Wi=gi(X1,X2,…,Xm,Q1,Q2,…,Qr),i=1,…,p (4.1.2) ? Qn+1i =hi(Wn1,Wn2,…,Wnp,Qn1,Qn2,…,Qnr),i=1,…,r (4.1.3) 其中,式(4.1.1)称为输出方程;式(4.1.2)称为驱动方程或激励方程;式(4.1.3)称为状态方程；Qni称为第i个触发器的现态；Qn+1i称为第i个触发器的次态。 按照存储电路中触发器状态变化的特点,时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中,所有触发器都受同一时钟信号控制,触发器的状态变化是同步进行的。在异步时序逻辑电路中,并非所有触发器都受同一时钟信号控制,因此触发器的状态变化不是同步进行的。 4.2 触 发 器 触发器是时序逻辑电路中的基本单元电路,它具有两个稳定的状态,这两个状态分别称为0状态和1状态。只要外加信号不变,触发器的状态就不会发生变化,这就是它的存储功能。只有当外加信号变化时,触发器的状态才可能发生变化。 在分析触发器的状态变化时,将外加信号变化之前触发器的状态称为现态,用Qn表示；将外加信号变化之后触发器的状态称为次态,用Qn+1表示。触发器的Q输出端为0时称为0状态,为1时称为1状态。 4.2.1 触发器的电路结构和动作特点 按照电路结构形式的不同,可以将触发器分为基本触发器、同步触发器、主从触发器和边沿触发器等。 1.基本RS触发器 基本RS触发器是各种触发器中结构最简单的一种,可用两个与非门或两个或非门通过交叉耦合构成。 图4―2(a)是一个由两个与非门构成的基本RS触发器电路,图4―2(b)是它的逻辑符号。图中，与非门G1的输出连接到与非门G2的输入,与非门G2的输出又连接到与非门G1的输入,形成交叉反馈,这是触发器的一个特点。 和 是触发器的输入端,反号表示低电平有效。Q和 是触发器的两个互补输出端。触发器正常工作时,Q和 的值总是相反的。