数字逻辑与数字系统：第3章 逻辑门电路.ppt

* （1）三态输出门工作原理 工作状态：高电平、低电平、高阻态（禁止态、开路态） 三态逻辑输出门TSL(three state logic) ——在一般逻辑门的基础上增加控制电路和控制端构成 三态输出门 低电平有效 高电平有效 反向输出 低电平有效 高电平有效 同向输出 2. CMOS三态门 3.2.4 其他类型CMOS门 * 2. CMOS三态门 E为高电平时： E为低电平时： T1和T4管同时导通； T2和T3构成的CMOS反相器正常工作：F=A ′ NMOS管T1和PMOS管T4均截止 输出端F呈现高阻态 A是输入端，E是控制端，F是输出端 A E F CMOS三态门 3.2.4 其他类型CMOS门 * 在总线传输中的应用 实现数据的双向传输 （2）三态门的用途 工作条件：任何时刻只有一个三态门是工作状态，其余高阻 向同一个总线MN上轮流传输信号不会互相干扰 三态输出门 1 1 0 0 1 0 M N 高阻 高阻 三态门单向传输结构 E=1，G1高阻，G2工作， N经G2向M送数据 E=0，G1工作，G2高阻， M经G1向N送数据 E M N G2 G1 三态门双向传输 2. CMOS三态门 3.4.1 输入/输出电压和电流参数 3.4.1 74系列与非门 输入/输出电压和电流参数 注意：流入逻辑门电路的电流为正值； 流出逻辑门电路的电流为负值； 3.4 逻辑门电路的电器特性 其中： SN5400为军品 SN7400为民品 TTL与非门74LS00的主要性能参数 TTL与非门74LS00的电路及主要性能参数 TTL与非门74LS00的主要性能参数 * 3.4.2 传输延时 tPHL：器件输出由高变低时的传输延时 tPLH：器件输出由低变高时的传输延时 tPd : 平均传输延迟时间 tPd=(tPHL+tPLH)/2；一般为10 ～ 20ns 传输延时 ?　二极管、三极管存在开关时间，由二极管和三极管构成的TTL电路的状态转换需要一定的时间，即输出不能立即响应输入信号的变化，而有一定的延迟。 3.4 逻辑门电路的电器特性 　　由于电阻、二极管、三极管等元器件寄生电容的存在，还会使输出电压波形的上升沿和下降沿变得不那么陡。 ?　传输延迟时间小，表明门的工作速度高，反之，门的工作速度降低。 描述逻辑电路的工作速度 * 逻辑电路中的传输延时 逻辑门电路中的传输延时 (1) 门1和2都变化 (3) 只有门2都变化 (2) 该跳变不发生变化 由多个逻辑门组成的电路的传输延时是指输入到输出路径延时的总和。不影响电路输出的门的延时可以被忽略。 tPHL = tPHL1 + tPHL2 tPLH = tPLH2 * 扇出系数 扇出系数：一个逻辑门能驱动的负载门的最大数目 3.4.3 扇出系数 描述逻辑电路的驱动能力 根据吉尔霍夫电流定律：一个节点电流的代数和必然为零。 则扇出系数由以下参数确定： 1. 给定逻辑状态下能安全提供的最大电流(IOH或IOL)； 2. 连接的负载门所需电流(IIH或IIL)； * 扇出系数 例1 确定右图中驱动门的输出电流。 解： IIL = - 0.4mA IIH = 20uA IOL = 0.4mA IOH = -20uA 例2 右图中所有门电路都是74LS00与非门，确定每个驱动门的输出电流。 解： IOL = 2 ×0.4mA = 0.8mA IOH = 2 ×(-20uA) = -40uA 74LS00 74LS00 74LS00 74LS00 * 扇出系数 其中： IOH 输出为高电平时的输出电流 IIH 输入为高电位时的流入电流 IIL 输出为低电平灌入电流 IOL 输入为低电位时的流出电流 扇出系数：驱动负载门的最大数目 注意：一个门的扇出系数只能是一个。若NOH和NOL不一样大时，应取NOH和NOL中小的一个。 输出高电平时的扇出系数 输出低电平时的扇出系数 * 扇出系数 例3：计算扇出系数 已知：一个TTL与非门的技术参数如下： IOL=8mA;IIL=-0.4mA; IOH=-0.4mA;IIH=20uA; 它能驱动多少个相同的与非门？ 解： NOL =IOL / IIL= 8mA / 0.4mA = 20 NOH =IOH / IIH= 0.4mA / 20uA = 20 因为： NOL = NOH ，所以扇出系数为20。 * 噪声容限 3.4.4 噪声容限 噪声容限：逻辑电路容忍噪声能力的量度。 描述逻辑电路的抗干扰能力 零噪声容限 * 2.3.4 噪声容限 3.4.4 噪声容限 VNH = VOH (Min)-VIH(Min) = 2.7V - 2.0V = 0.7V VNL = VIL (Max)-VOL(