数字逻辑与数字系统：第6章 时序逻辑基础.ppt

* * * 例6.2 同步时序逻辑电路分析(2) (2) 求状态方程——将各驱动方程代入JK触发器的特性方程Q*=JQ+KQ中 由J0=K0=1，得Q0*=Q0 由J1=Q0Q2; K1=Q0，得Q1*=Q0Q2Q1+ Q0Q1 由J2=Q0Q1; K2=Q0，得Q2*=Q0Q1Q2+ Q0Q2 ; F=Q0Q2 (3) 列状态转换真值表，画状态转换图及时序波形图(设初态Q2Q1Q0＝000) 状态转换真值表 Q2 Q1 Q0 Q2* Q1* Q0* F Q2 Q1 Q0 Q2* Q1* Q0* F 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 0 0 0 0 1 0 1 * 例6.2的状态转换图及时序波形图 注：输入写在斜线上方；输出写在斜线下方 110 111 000 101 100 011 001 010 Q2Q1Q0 /0 /1 /0 /0 /1 /0 /0 /0 Q2 Q1 Q0 CLK F * 例6.2 同步时序逻辑电路分析(3) (4) 分析逻辑功能——同步六进制计数器 自启动：无论初态为何，经若干CLK脉冲后，均能进入有效循环 由状态转换表可知：Q2Q1Q0=110、111为无效状态，其次态分别为111、000——自启动 逻辑功能：同步六进制计数器(六分频器)；F为进位信号 ——可自启动 * 110 111 000 101 100 011 001 010 Q2Q1Q0 /0 /1 /0 /0 /1 /0 /0 /0 基于触发器时序逻辑电路的分析举例 例6.3：分析图中异步时序逻辑电路的逻辑功能 J Q Q CLK 1 K C1 Q0 FF0 J Q Q K C1 FF1 J Q Q K C1 FF2 Q1 Q2 1 1 1 (1) 写出驱动方程和时钟方程 J0=Q2, K0=1, J1=K1=1, J2=Q1Q0 , K2=1, CLK0=CLK2=CLK, CLK1=Q0 * 例6.3 异步时序逻辑电路分析(2) (3) 列状态转换真值表，画状态转换图及时序波形图(设初态Q2Q1Q0＝000) (2) 求状态方程——将各驱动方程代入JK触发器的特性方程Q*=JQ+KQ中 由J0=Q2, K0=1, 得Q0*=Q2Q0, CLK0=CLK下降沿时有效 由J1=K1=1, 得Q1*=Q1, CLK1= Q0下降沿时有效 由J2=Q1Q0, K2=1, 得Q2*=Q2Q1Q0,CLK2=CLK下降沿有效 状态转换真值表 CLK顺序 Q2 Q1 Q0 Q2* Q1* Q0* CLK2 CLK1 CLK0 1 2 3 4 5 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 ? ? ? ? ? ? ? ? ? ? ? ? 无效状态 1 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 0 ? ? ? ? ? ? ? ? * 例6.3 的状态转换图 有效状态5种；无效状态3种(101、110和111) 101、110和111的次态分别为： Q2*Q1*Q0*=010 Q2*Q1*Q0*=010 Q2*Q1*Q0*=000 111 000 001 100 011 101 010 110 Q2Q1Q0 (4) 分析逻辑功能 异步五进制加法计数器——可自启动 * 例6.3 的时序波形图 Q2 Q1 Q0 CLK * 111 000 001 100 011 101 010 110 Q2Q1Q0 本节内容 6.4 基于触发器时序逻辑电路的设计 6.4.1 基于触发器时序逻辑电路的设计步骤 6.4.2 基于触发器时序逻辑电路的设计举例 * 基于触发器时序逻辑电路的设计步骤 画出原始状态转换图 ——确定输入、输出及电路的状态数并对状态顺序编号 状态化简 等价状态——相同的输入条件下，次态及输出相同 选择触发器，并进行状态分配(状态编码) 触发器的个数n与时序电路状态数M的关系：2n-1?M?2n 求状态方程、驱动方程和输出方程；异