时序逻辑电路.pptxVIP

第6章 时序逻辑电路 ;6.4 计数器;在数字电路中，能够记忆输入脉冲个数的电路称为计数器。;1、异步二进制计数器;时钟方程：;3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。;3位二进制异步减法计数器;时钟方程：;3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。;二进制异步计数器级间连接规律;4位集成二进制异步加法计数器74LS197;选用4个CP上升沿触发的D触发器，分别用FF0、FF1、FF2 、FF3表示。;时序图;状态方程;比较，得驱动方程：;十进制异步减法计数器;时序图;状态方程;比较，得驱动方程：;集成十进制异步计数器74LS90; 异步计数器的分析与同步计数器分析步骤完全相同，但异步计数器里各级触发器的时钟不是都来源于计数脉冲，各级触发器的状态转换不是同时进行的，而是根据各级触发器是否有触发信号来决定。;（由特征方程及CP确定次态值。由特征方程求次态。）;①将所有D触发器接成计数状态，;用3级触发器;（2）M≠2n的异步计数器分析;②写出各级状态方程;④画出完全状态转换图;6.4.2 同步计数器;时序图;电路图;同步二进制计数器 ;将激励函数代入，得电路的次态方程组: ;将该方程组反映到卡诺图上得Y矩阵，如下表所示。 ;此外，每输入16个计数脉冲，计数器工作一个循环，并在输出端C产生一个进位输出信号，所以又把这个电路叫十六进制计数器。n位二进制计数器也称为进制计数器，它所能计到的最大数为。 ;在实际生产的计数器芯片中，往往还附加一些控制电路，以增加电路的功能和使用的灵活性。如中规模集成芯片74161，这个电路除了二进制加法计数功能外，还具有预置数、保持和异步置零等功能。 74161的功能表如表所示。 ;功能分析：;3位二进制同步减法计数器;时序图;电路图;3位二进制同步可逆计数器;电路图;4位集成二进制同步加法计数器74LS161/163;双4位集成二进制同步加法计数器CC4520;4位集成二进制同步可逆计数器74LS191;4位集成二进制同步可逆计数器74LS193;☆ 按进位模值（M）来分：;J1=K1=1;Q3;Q3n+1;例：设计一个M＝16同步二进制加法计数器;（2）同步二??制减法计数器;知道规律就可以快速设计同步二进制减法计数器; 在控制信号的作用下，触发器既可以作加法计数器，又可以作减法计数器，所以叫做可逆计数器。; 大多数计数器是M≠2n计数器，设计这样的计数器没有规律可循，只有老老实实一步一步设计。;Q3;④功能描述;例：用JK触发器设计8421BCD码二 - 十进制加法计数器;状态转换表;J：α必包含，0必排除，1、β作无关; 根据已求出的触发器激励函数，及输出Z，列出偏离状态 1010~1111的状态真值表，分析偏离状态能否自动进入主循环。如能自动进入主循环，说明电路具有自启动能力。否则要修改设计。;（5）画出完全状态转换图;例：设计模6同步计数器;本来是M6计数器,由于干扰等原因，错误进入非指定状态010、101后，在时钟信号的作用下，出现错误的M2计数，始终不能进入有效状态中去，这种现象叫做死循环。这样的计数器不具有自启动能力。;例如：打断101→010转换;当X＝0 实现M7计数;00;右图是用T触发器构成的同步十进制加法计数器电路。从图中可写出电路的激励函数、输出函数的表达式： ;T触发器的次态方程为 ：;将电路的次态方程组反映到卡诺图上，得Y矩阵如表所示。 ;与二进制计数器类似，中规模集成芯片74160为同步十进制加法计数器，逻辑图如图5-30所示（详见书P159）。它除了计数功能外，还有预置数、保持、异步置零等功能。图中的控制信号及功能表与上面讨论的74161完全一样，只是74160是十进制而74161是十六进制。 ;选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。;状态方程;电路图;十进制同步减法计数器;状态方程;比较，得驱动方程：;十进制同步可逆计数器