存储器、复杂可编程逻辑器和现场可编程门阵列.pptxVIP

存储器、复杂可编程逻辑器 和现场可编程门阵列;教学基本要求：;概 述;7.1 只读存储器;存储器;几个基本概念：; 只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory);存储矩阵 ;1）ROM（二极管PROM）结构示意图;字线与位线的交点都是一个 存储单元。交点处有二极管 相当存1，无二极管相当存0;字线;7.1.3 可编程ROM（256X1位EPROM） ;7.1.4 集成电路ROM;7.1.5 ROM的读操作与时序图;（1） 用于存储固定的专用程序;（1） 用于存储固定的专用程序;C (A4) ;用ROM实现二进制码与格雷码相互转换的电路 ;7.2 随机存取存储器（RAM）;7.2 随机存取存储器（RAM）;SRAM 的工作模式;1. RAM存储单元;1. RAM存储单元;（a） ;3.SRAM的写操作及时序图;7.2.2 同步静态随机存取存储器（SSRAM）;寄存地址线上的地址 ;ADV=0:普通模式读写;读A2地址单元数据;在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 ;1、动态存储单元及基本操作原理;读操作:X=1 =1;7.2.4 存储器容量的扩展 ;7.2.4 RAM存储容量的扩展;32K×8位存储器系统的地址分配表; 字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。 ;7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3.1 CPLD的结构;通用的CPLD器件逻辑块的结构;XG500系列乘积项分配和宏单元;可编程内部连线;I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。 ;I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。 ;7.3.2 CPLD编程简介;计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。;将多个CPLD器件以串行的方式连接起来，一次完成多个器件的??程。这种连接方式称为菊花链连接。