版图经验总结计划.doc

1查察捕获点设置可否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. 2Cell名称不能够以数字开头.不然没法做DRACULA检查. 3布局前考虑好出PIN的方向和地址 4布局前解析电路，达成同一功能的MOS管画在一起 对两层金属走向早先订好。一个图中栅的走向尽量一致，不要有横有竖。 对pin分类,vdd,vddx注意不要混淆,不同样电位(衬底接不同样电压)的n井分 .混淆信号的电路特别注意这点. 在正确的路径下(一般是进到~/opus)打开icfb. 改正cell时查察路径,必然要在正确的library下改正,以防copy过来的cell 是在其余的library下,被改错. 9将不同样电位的N井找出来. 10改正原理图后必然记得checkandsave 11达成每个cell后要归原点 12DEVICE的个数可否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸可否和原理图一至。 一般在拿到原理图此后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不用用最小间距,依据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数查验对错。对每个device器件的各端从什么方向,什么地址与其余物体连线一定先有考虑(与经验及floorplan的水平有关).13若是一个cell调用其余cell，被调用的cell的vssx,vddx,vssb,vddb若是没有和外层cell连起来，要打上PIN,不然通但是diva检查.尽量在布局低层cell时就连起来。 14尽量用最上层金属接出PIN。 15接出去的线拉到cell边沿,布局时记得留出走线空间. 1/7 金属连线不宜过长； 电容一般最后画，在空档处凑合。 小尺寸的mos管孔能够少打一点. LABEL表记元件时不要用y0层，mapfile不认。 管子的沟道上尽量不要走线;M2的影响比M1小. 电容上下级板的电压注意要平均散布；电容的长宽不宜相差过大。能够多个电阻并联. 多晶硅栅不能够两端都打孔连接金属。 栅上的孔最好打在栅的中间地址. U形的mos管用整片方形的栅覆盖diff层,不要用layergeneration的方法生成U形栅.25一般打孔最少打两个 26Contact面积同意的状况下,能打越多越好,特别是input/output部分,由于电流较大.但若是contact阻值远大于diffusion则不适用.传导线越宽越好,由于能够减少电阻值,但也增添了电容值. 薄氧化层可否有对应的植入层 金属连接孔能够嵌在diffusion的孔中间. 两段金属连接处重叠的地方注意金属线最小宽度 连线接头处必然要重叠，画的时候将该地域放大可防备此错误。 摆放各个小CELL时注意不要挤得太近，没有留出走线空间。最后线只好 DEVICE上越过去。 Text2,y0层可是用来做检查或标记用,不用于光刻制造. 芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。 2/7 34Pad的pass窗口的尺寸画成整数90um. 35连接Esd电路的线不能够断，若是改变走向不要换金属层 36Esd电路中无VDDX,VSSX,是VDDB,VSSB. 37PAD和ESD最好使用M1连接，宽度不小于20um;使用M2连接时,pad上不用打VIA孔,在ESD电路上打。 38PAD与芯片内部cell的连线要从ESD电路上接过去。 39Esd电路的SOURCE放两边，DRAIN放中间。 40ESD的D端的孔到poly的间距为4,S端到poly的间距为^+0.2.防备大电流从D端进来时影响poly.41ESD的pmos管与其余ESD或POWER的nmos管最少相距70um以上。 42大尺寸的pmos/nmos与其余nmos/pmos(非powermos和ESD)的间距不 70um时,但最好不要小于50um,中间加NWELL,打上NTAP. 43NWELL和PTAP的隔断收效有什么不同样?NWELL较深,收效较好. 44只有esd电路中的管子才能够用2*2um的孔.怎么判断ESD电路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二极管的作用. 45摆放ESD时nmos摆在最外缘,pmos在内. 关于般配电路，放大电路不需要和下边的电流源般配。什么是般配？使需要般配的管子所处的光刻环境同样。般配分为横向，纵向，和中心般配。 1221为纵向般配，12为中心般配（把上方1转到下方1时，上方2也达到下方2地址） 21 中心般配最正确。 3/7 47尺寸特别小的般配管子对般配画法要求不严格.4个以上的般配管子,局部和整体都般配的般配方式最正确. 48在般配电路的mos管左右画上dummy,用poly,poly的尺寸与管子