四路抢答器课程设计报告.doc

四路抢答器 1 设计任务描述 1设计题目四路抢答器的设计 1.1设计要求 1.1 设计目的 (1)掌握四路抢答器的构成、原理与设计方法; (2)熟悉集成电路的使用方法。 1.2 基本要求 每组都具有独立的抢答按键，要求某路抢(1)要求实现ABCD四路抢答器的设计——答后，其余三路抢答无效; (2)某路抢答信号到达后，指示该路已抢答的独立灯光发光，发出提示音，并用数 码管显示抢答的组号(以ABCD表示); (3)裁判桌上的公共通道号显示(以ABCD表示); (4)抢答时间的定时与报警，具体实现可自拟。 1.3 发挥部分 ( 1 )抢答次数显示; (2)选手分数计数显示。 - 1 - 沈阳工程学院课程设计论文 2设计思路 竞赛抢答器的设计思路即为有多个信号输入端，但是当有其中任何一个信号输入时，运行电路将所存电路，直至总控制开关闭合为之。 本设计题目为智能四路竞赛抢答器，使其能方便的实现优先抢答，本组抢答后，各组独立的灯光显示，同时发挥部分设计了抢答定时电路。 抢答器具有锁存、定时、显示功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。抢答时间可设定(,,,,秒)。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间;主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时提示。选手在定时时间内抢答时，抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 据要求，则设计思路如下: 由主持人控制四组抢答，当一人按下抢答按钮后，将会有灯光显示，单独显示器显示组别并发出提示音。同一时刻优先编码电路将抢答信号锁存，其他人抢答失效，再通过译码显示将抢答认的组别显示出来。由主持人控制抢答时间，抢答时间设为,,秒。触发器处于保持状态。 - 2 - 四路抢答器 3设计方框图 选手抢答次数主控制电路裁判控制电路 抢答器优先编码电路计数器 译码电路已抢答提示音D触发电路 译码器抢答灯光显示显示器 显示器 主控开关555计时电路触发电路报警电路 - 3 - 沈阳工程学院课程设计论文 4各部分电路设计及参数计算 4.1信号选取电路 SAVDDIY001 SB1I1Y1 CD4532 SC2IY2 SDI3GS1EIGND 100欧X4 图4.1 V EO GS I3 I2 I1 I0 Y0DD CD4532 I4 I5 I6 I7 EI Y2 Y1 GND 图4.1.2编码器管脚图 4(1(1CD4532是8-3优先编码器 它的真值表: 输 入 输 出 EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO L X X X X X X X X L L L L L H L L L L L L L L L L L L H - 4 - 四路抢答器 H H X X X X X X X H H H H L H L H X X X X X X H H L H L H L L H X X X X X H L H H L H L L L H X X X X H L L H L H L L L L H X X X L H H H L H L L L L L H X X L H L H L H L L L L L L H X L L H H L H L L L L L L L H L L L H L 从功能表可以看出，该译码器有8个信号输入端，3个二进制码输出端，输入和 输 6,I7,?,I0。此外为便于多出均以高电平作为有效电平，而且输入优先级别的次序依次为I 个芯片连接起来扩展电路的功能，还设置了高电平有效的输入使能端EI和输出使能端EO，以及优先编码工作状态标志GS。 当EI=1时，编码器工作;而当ESI=0时，禁止编码器工作，此时不论8个输入端为何种状态，3个输出端均为低电平，且GS和EO均为低电平。 EO只有在EI为零时，且所有输入端都为0时输出为1，它可与另一片相同的器件EI连接，以便组成更多输入端的优先编码器。 4.2 竞赛抢答器电路 图4.2.1显示器管脚图 图4.2.2译码器管脚图 表格 4.2 74LS48引脚功能表—七段译码驱动器功能表 - 5 - 沈阳工程学院课程设计论文 输入 输出 十进数 BI/RBO 备注/TD TR 或功能 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1