2022年Verilog HDL数字设计与综合（第二版）练习题题库及答案.doc

PAGE 42 Verilog HDL数字设计与综合（第二版） PAGE 41 第5章 门 级 建 模 Verilog HDL数字设计与综合（第二版）练习题题库及答案 1．互连开关（IS）由以下元件组成：一个共享存储器（MEM），一个系统控制器（SC）和一个数据交换开关（Xbar）。 a．使用关键字module和endmodule定义模块MEM，SC和Xbar。不需要定义模块的内容，并且假设模块没有端口列表。 b．使用关键字module和endmodule定义模块IS。在IS中调用（实例引用）MEM，SC和Xbar模块，并把它们分别命名为mem1，sc1和xbar1。不需要定义模块的内容