基于S3C2410X处理器的嵌入式应用系统设计.pptx

第3章 基于S3C2410X处理器嵌入式应用系统设计 ;3.1 基本电路设计 3.1.1 电源电路设计 S3C2410X需要3.3V和1.8V两种供电电压，是由5V电源电压经 LM1085-3.3V和 AS1117-1.8V分别得到 3.3V和1.8V工作电压。开发板上芯片多数使用了 3.3V电压，而 1.8V是供给 S3C2410 内核使用。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN总线等电路使用。详细如图3.1所表示。;;RTC 电路电压是 1.8V，实际是将电池电压或 3.3V电压经过两个 BAV99（等价于4 个二极管串联）降压后得到。如图3.2所表示。;3.1.2 复位电路设计 硬件复位电路实现对电源电压监控和手动复位操作。IMP811T 复位电平能够使 CPU JTAG（nTRST）和板级系统（nRESET）全部复位；RESET反相后得到nRESET信号。 ;3.1.3 晶振电路设计 S3C2410X微处理器主时钟能够由外部时钟源提供，也能够由外部振荡器提供，经过引脚OM[3:2]来进行选择。 OM[3:2]=00时，MPLL和UPLL时钟均选择外部振荡器； OM[3:2]=01时，MPLL时钟选择外部振荡器；UPLL选择外部时钟源； OM[3:2]=10时，MPLL时钟选择外部时钟源；UPLL选择外部振荡器； OM[3:2]=11时，MPLL和UPLL时钟均选择外部时钟源。 ; 该系统中选择OM[3:2]均接地方式，即采取外部振荡器提供系统时钟。外部振荡器由12MHz晶振和2个15pF微调电容组成。如图3.4所表示， ; 图3.5所表示是S3C2410X应用系统所需RTC时钟电路图，电路由12MHz晶振和2个15pF电容组成，振荡电路输出接到S3C2410X微处理器XTlpll脚，输入由XTOpll提供。12MHz晶振频率经S3C2410X内部PLL电路倍频后可达203MHz。 ;3.2 存放器系统设计 在嵌入式应用系统中，通常使用3种存放器接口电路，Nor Flash接口、Nand Flash接口和SDRAM接口电路。引导程序既可存放在Nor Flash中，也可存放在Nand Flash中。而SDRAM中存放是执行中程序和产生数据。存放在Nor Flash中程序可直接执行，与在SDRAM执行相比速度较慢。存放在Nand Flash中程序，需要拷贝到RAM中去执行。;3.2.1 8位存放器接口设计 ;1．构建8位存放器系统 采取8位存放器组成8位存放器系统如图3.6 所表示。此时，在初始化程序中还必须经过BWSCON存放器中DWn 设置为00，选择8位总线方式。 ● 存放器nOE端接S3C2410XnOE引脚； ● 存放器nWE端接S3C2410XnWE引脚； ● ??放器nCE端接S3C2410XnGCSn引脚； ● 存放器地址总线[A15～A0]与S3C2410X地址总线[ADDR15～ADDR0]相连； ● 存放器8位数据总线[DQ7～DQ0]与S3C2410X数据总线[DATA7～DATA0]相连。;2．构建16位存放器系统 采取两片8位存放器芯片以并联方式可组成16位存放器系统，如图3.7 所表示，此时，在初始化程序中将BWSCON存放器中DWn 设置为01，选择16位总线方式。 ● 存放器nOE端接S3C2410XnOE引脚； ● 低8位存放器nWE端接S3C2410XnWBE0引脚，高8位存放器nWE端接S3C2410XnWBE1引脚； ● 存放器nCE端接S3C2410XnGCSn引脚； ● 存放器地址总线[A15～A0]与S3C2410X地址总线[ADDR16～ADDR1]相连； ● 低8位存放器8位数据总线[DQ7～DQ0]与S3C2410X数据总线[DATA7～DATA0]相连，高8位存放器8位数据总线[DQ7～DQ0]与S3C2410X数据总线[DATA15～DATA8]相连。 ;3．构建32位存放器系统 采取四片8位存放器芯片以并联方式可组成32位存放器系统，如图3.8 所表示，此时，在初始化程序中将BWSCON存放器中DWn 设置为10，选择32位总线方式。 ● 存放器nOE端接S3C2410XnOE引脚； ● 低8位存放器nWE端接S3C2410XnWBE0引脚，次低8位存放器nWE端接S3C2410XnWBE1引脚，次高8位存放器nWE端接S3C2410XnWBE2引脚，高8位存放器nWE端接S3C2410XnWBE3引脚； ● 存放器nCE端接S3C2410XnGCSn引脚； ● 存放器地址总线[A15～A0]与S3C2410X地址总线[ADDR17～ADDR2]相连。;;3.2.2 SDR