仿真看世界之SiC单管并联中的寄生导通问题.docxVIP

仿真看世界之Sic单管的寄生导通现象A机理澄清：寄生导通现象来自米勒电容和源极电感的综合影响。 a封装影响：事物皆有两面。T0247-3封装内的功率源极电感也处于驱动回路中，导致封 装内外Vgs波形差异容易引起误判，同时增加了开关损耗，但是好处是降低了开关速度和 di/dt,客观上也削弱了源极电感对寄生导通的风险。T0247-4封装的开尔文结构，解耦了 功率回路与驱动回路的源极电感，封装内外Vgs一致（表里如一），虽然减少了开关损耗， 但是增加了开关速度和di/dt,这在客观上也加剧了源极电感对寄生导通的风险。总的来 说，T0247-4还是更优的选择。 a在T0247-4pin的SiC单管并联的均流特性仿真中，主回路的源极电感Lex,对器件均流 的影响最为显著，同时还会形成源极的环流。 a由源极电感Lex引起的器件均流差异，用辅助源极电阻Rgee和门级电容Cgs去补救，其 收效有限。因此，在SiC并联布局初始，一定要尽可能保证源极电感Lex一致。 为了搞清楚SiC单管并联中的寄生导通问题，我们将继续通过仿真，层层深 入： ?SiC单管并联中的寄生导通与源极环流的关系A既然“源极环流挡不住”，我们又该何去何从？ 01选取仿真研究对象 SiC MOSFET： IMZ120R045M1(1200V/45m Q). T0247-4pin 两并联Driver IC： 1EDI4OI12AF单通道、磁隔离、驱动电流±4A (min) 02仿真电路Setup 如图1所示，基于双脉冲的思路，搭建双管并联的主回路和驱动回路，并设置 相关杂散参数，环境温度为室温。 1外部主回路 直流源800Vdc、母线电容Capacitor （含寄生参数）、母线电容与半桥电路之间 的杂散电感Ldc_P和Ldc_N、双脉冲电感Ls_DPT既然“源极环流挡不住”， 我们又该何去何从？ 由上可知，在SiC单管的并联应用中，无论是均流还是寄生导通的恶化，都是 源极回路和环流“惹的祸”，尤其在普遍的一驱多的并联方式下，几乎“无处 可逃”。那么在实际应用中，既然“源极环流挡不住”，我们又该何去何从， 将寄生导通风险降低呢？ 策略1尽可能做到Lex电感的对称 在并联的PCB布局或母排设计时，尽可能做到器件外部源极电感的对称性。对 于复杂的多并联Case,可利用有限元的工具（如Q3D）进行杂散电感提取以辅助 优化设计。 策略2增加一些抑制与补救的措施 我们先通过仿真看下几种常见措施的效果: 采用单独驱动模式单独驱动模式，相比一驱二的驱动方式，可以从根本上切断源极环路，将源极 环流与寄生导通彻底解耦（如图8和图9所示），但也存在一些缺乏：例如， 多个驱动IC导致本钱上升，不同驱动IC的输出延迟时间差异导致驱动不同步 等，尤其对于SiC这样的高速器件，尤须谨慎。 适当增加门级Cgs电容图10.增加门级Cgs电容的仿真Setup参数设置 Q1/Q2 Rgon Rgoff Lex Lex Lgon/off Lggee Rgee Cgs Q11 10Q 3Q 5nH 5nH 20nH 20nH 1pQ 0-?2.2nF Q12 10Q 3Q 8nH 5nH 20nH 20nH 1pQ 0^2.2nF Q21 10Q 3Q 5nH 5nH 20nH 20nH 1pQ 092.2nF Q22 10Q 3Q 8nH 5nH 20nH 20nH 1pQ 。今2.2nF 仿真Setup参数设置如图10所示，令并联Lex的差异为5nH和8nH,观察增加 门级Cgs电容前后的开通波形变化，如图11所示：虚线为无Cgs电容，实线为 有Cgs电容的开通波形。 zq -109329349 3 69.38 z q -10 9329349 3 69.389.409.429.449.469.489.509.52 20nSecs/div 图11.门级增加2. 2nF电容前后的开通波形比照由上，可以看到Cgs以降低开通速度，增加Eon损耗为代价，将上管Vgs的 overshoot电压尖峰从2V降低到0V,同时也大幅降低了 Vgs电压振荡，对于寄 生导通的抑制效果还是不错的（但是对于Eon并联差异的影响几乎没有）。 合理搭配辅助源极电阻电感 Q1/Q2 Rgon Rgoff Lex Lex Lgon/off Lgee Rgee Cgs Q11 10Q^9Q 3。今 2a 5nH 5nH 20nH 20nH 1pQ^1Q NA Q12 10Q-9Q 3QT 2a 8nH 5nH 20nH 20nH 1pQ^1Q NA Q21 1 oct9a 3Q^2Q 5nH 5nH 20nH 20nH 1pQ^1Q NA Q22 10Q 9 9a 3QT 2a 8nH 5nH 20nH 20nH 1pQ^1Q NA 图12.设置辅