西安电子科技大学考研复试科目微机原理与接口技术chap.pptVIP

4.2 内总线 4.2.1.4 PCI总线 P142～147 扩充性好：挂多个设备，驱动能力不够 → 采用多PCI总线结构 一、PCI总线的特点：P142，①～⑥ CPU 桥0 PCI Bus 1 存储器 桥1 PCI设备 PCI Bus 0 桥2 设备 PCI Bus 2 总线桥 标准总线 * 第三十页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 具有自动配置功能，支持即插即用（PnP）。资源需求设置工作在系统初启时由BIOS完成。 数据、地址奇偶校验功能→ 保证数据完整性、准确性。（PAR） 数据宽度32位，可扩展为64位；2.0版支持33MHz时钟，2.1版增加了对66MHz总线操作的支持。 信号复用，支持无限读写突发操作。地址、数据信号共用信号线，信号不同阶段表示不同含义。33MHz 32位：132MB/s峰值传送速率； 64位：264MB/s峰值传送速率；66MHz 64位：528MB/s峰值传送速率。 一、PCI总线的特点：P142，①～⑥ * 第三十一页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 适应性广。台式机、便携机、服务器；3.3V、5V电源。 并行总线操作。在PCI桥支持下，处理器总线、PCI总线与扩展总线可并行工作。 一、PCI总线的特点：P142，①～⑥ * 第三十二页，共八十四页。 设备识别 供应商识别码 00H 状态寄存器 命令寄存器 04H 分类代码 修改版本 08H 内含自测试 头标类型 延时计数器 Cache大小 0CH 基 地 址 寄 存 器 10H14H18H1CH20H24H 保 留 28H 保 留 2CH 扩展ROM基址寄存器 30H 保 留 34H 保 留 38H Max-Lat Min-Gnt 中断引脚 中断连线 3CH 目标设备的接口芯片中包含 256 字节的用于配置的存储空间： * 第三十三页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 以PCI总线读操作为例： 总线命令（地址节拍）C/BE[3:0]# 命令类型 二、信号定义：P143～P145 0 0 0 0 中断应答 0 0 0 1 特殊周期 0 0 1 0 I/O读 0 0 1 1 I/O写 0 1 1 0 MEM读 0 1 1 1 MEM写 1 0 1 0 读配置 1 0 1 1 写配置 * 第三十四页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 以PCI总线读操作为例 突发成组数据传输： 一个分组＝一个地址节拍＋一个（多个）数据节拍 （Address phase） （Data phase） 二、信号定义：P143～P145 * 第三十五页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 二、信号定义：P143～P145 1 2 3 4 CLK 5 6 7 FRAME# 地址 数据1 数据2 数据3 主 从 AD[31:0] 总线命令 字节允许1 字节允许2 字节允许3 C/BE[3:0]# IRDY# TRDY# DEVSEL# 总线时钟 主设备准备好 从设备准备好 等待周期Tw 地址节拍 总线转换 周期 数据节拍1 数据节拍2 数据节拍3 总线传送（一个分组） X * 第三十六页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 FRAME#：帧周期信号，由主控设备驱动，表示一个总线周期的开始和结束。DEVSEL#：设备选择信号，从设备驱动。 总线转换周期：AD[31:0]既不被主设备也不被从设备驱动，以避免总线冲突。写操作无总线转换周期。 在同一个时钟上升沿IRDY#和TRDY#都有效时，数据才可以传送。 第一个地址由地址节拍得到，以后线性相加。（线性增长方式） 地址/数据复用：地址节拍、数据节拍 二、信号定义：以PCI总线读操作为例 * 第三十七页，共八十四页。 4.2 内总线 4.2.1.4 PCI总线 P142～147 过程描述： 二、信号定义：以PCI总线读操作为例 FRAME# 地址节拍 AD[31:0]：地址 C/BE[3:0]：命令（总线读） 0110 总线转换周期 主：IRDY# 从：DEVSEL# 数据节拍 FRAME#＝“0” FRAME# 此为最后一个数据节拍 若TRDY#或IRDY#在CLK 为高电平， 则主设备自动插入Tw * 第三十八页，共八十四页。 PCI Timelin