试验五时序电路测试及研究.docxVIP

攻州衣S GUIZHOU UNIYEKSITY 实验报告 实验课程名称 电子技术基础（数字部分） 实验项目名称 实验五时序电路测试及研究 年 级 08级 专 业 电子信息科学与技术 指 导 教师 顾平 学 生 姓名 谭鹏 学 号 080712110055 理 学 院 实验时间：2010年5月27日 数字电子技术基础实验报告 08 数字电子技术基础实验报告 08电科 谭鹏 - - PAGE # - 实验目的 掌握常用时序电路的设计，设计及测试方法; 训练独立进行实验的技能。 实验仪器及材料 数电实验箱 双踪示波器； 导线若干 集成块 74LS73 双J— K触发器 X 2 74LS175 四D触发器 X 1 74LS10 三输入端三与非门 X 1 74LS00 二输入端四与非门 X 1 三、实验原理 时序逻辑电路利用触发器能存储一位二进制的记忆功能的原理，加 上正确的外围电路及不同的连线组合方法，便可构成不同功能的电路。 常用的存储单元有 D触发器为上升沿触发。 J-K触发器为下降沿触发，用J-K触发器可构成T触发器。 T触发器：当J=K=1时，触发器翻转，每来一个时钟脉冲，翻转一次 D触发器：Q=D Q端的状态为D的状态。 四、实验内容及分析 1?异步二进制计数器 如图接线。 J5V J5V 端输入单脉冲，测试并记录 Q1~Q4端状态及波形。 状态表如下 CP CR Qa Qb Qc Qd 0 x 0 0 0 0 1 1 1 0 0 0 2 1 0 1 0 0 3 1 1 1 0 0 4 1 0 0 1 0 5 1 1 0 1 0 6 1 0 1 1 0 7 1 1 1 1 0 8 1 0 0 0 1 9 1 1 0 0 1 10 1 0 1 0 1 11 1 1 1 0 1 12 1 0 0 1 1 13 1 1 0 1 1 14 1 0 1 1 1 15 1 1 1 1 1 16 0 0 0 0 0 波形图如下 CP C1 p~i i~i i~i i i_； i~i C2 : :i i : -； r ■ C3 1 1 1 1 1 ■ ■ 1 1 ■ C4 试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录 2.6 VZjGV2.5 Vvcc_5V74LS70DU1AU2AU3BJ-LT4LS7JD74LS73DCLrU4B 2.6 V ZjGV 2.5 V vcc _5V 74LS70D U1A U2A U3B J-L T4LS7JD 74LS73D CLr U4B 74LS73D 状态表如下 CP CR Qa Qb Qc Qd 0 x 1 1 1 1 1 1 0 1 1 1 2 1 1 0 1 1 3 1 0 0 1 1 4 1 1 1 0 1 5 1 0 1 0 1 6 1 1 0 0 1 7 1 0 0 0 1 8 1 1 1 1 0 9 1 0 1 1 0 10 1 1 0 1 0 11 1 0 0 1 0 12 1 1 1 0 0 13 1 0 1 0 0 14 1 1 0 0 0 15 1 0 0 0 0 16 1 1 1 1 1 Ln波形图如下 Ln CP C1 C2 C3 C4 2?异步二一十进制加法计数器 (1)按图5.4接线。 4个输出端分别接发光二极管显示,CP端接连续脉冲或单脉冲。XFG1U4BJX1 9 1 i1F—Ji 4个输出端分别接发光二极管显示, CP端接连续脉冲或单脉冲。 XFG1 U4B JX 1 9 1 i 1F —Ji工 1CW LK 4Q 1J —ig! li -IQ 1 2L 心Q 斗 ^=3 r ELS! TCL9. 74LS73D 4 74LS73D J 74LS7$D *- U1A U2A U3B u 却 ?C(J： 2K “Q 74LS73O (2)在CP端接连续脉冲，观察 CP、Qa、Qb、Qc、及Qd的波形。 波形如下 CPC1 CP C1 C2 C3 C4 h i i ； 1 1 q i LTLTLT^ I 1 1 :i ； LJ^_ il | 专 1 | I 1 1 1 i i 3?自循环移位寄存器一一环形计数器。 (1)按下图接线，置为1000,用单脉冲计数，记录各触发器的状态 波形如下 分析：由上图可知，电路实现了数据的移位。而且，置为 1000即在循环内。 改为连续脉冲计数，并将其中一个状态为“ 0”的触发器置为“ 1”，观察计数器能 否正常工作，分析原因。 分析：由波形可知，计数器没有正常工作。这是因为在这个计数器循环中， 当有且只有 一位被置“ 1”才可以进入有效循环。而出现两个“ 1 ”的时候，不在有效循环内，故无 法工作。 3.按图接线，与非门用74LS10三输入端三与非门重复上述实验， 对比实验结果总