计算机组成原理 课件 7-3硬布线控制器.pptx

硬布线控制器数据通路（datapath）信息加工部件及信息传递路径的总和称为数据通路信息加工部件：运算单元，寄存器、多路选择器等数据通路结构类型与控制逻辑硬布线控制器设计技术数据通路的三种结构译码器有限状态机译码器+流水线寄存器单周期（Single-cycle）多周期（Multi-cycle）流水线（Pipelined）举例说明三种数据通路及其控制三输入变量的4种加减运算：X±Y±Z→R用加减运算电路实现三种数据通路单周期数据通路及其控制单周期数据通路及其控制输入输出功能IMAMB0000X+Y+Z→R0101X+Y-Z→R1010X-Y+Z→R1111X-Y-Z→RX±Y±Z→R单周期数据通路及其控制输入输出功能IMAMB0000X+Y+Z→R0101X+Y-Z→R1010X-Y+Z→R1111X-Y-Z→R译码器X±Y±Z→R单周期数据通路的运算速度假设加减电路的传输延迟时间是1.15ns寄存器的延迟时间是0.2ns则最小时钟周期=2×1.15＋0.2=2.5ns最高时钟频率=1/2.5ns=400MHz多周期数据通路及其控制多周期数据通路及其控制减少重复部件，降低硬件成本完成X±Y±Z→R需要2个周期周期1：R ← X±Y周期2：R ← R±Z控制信号周期1：SX=1, SZ=0周期2：SX=0, SZ=1M：加减控制多周期数据通路的控制指令功能I（编码）符号00IPPX+Y+Z→R01IPMX+Y-Z→R10IMPX-Y+Z→R11IMMX-Y-Z→R用状态机实现多周期控制器多周期数据通路的运算速度假设多路器的传输延迟时间是0.25ns加减电路的传输延迟时间是1.15ns寄存器的延迟时间是0.2ns则最小时钟周期=0.25＋1.15＋0.2=1.6ns最高时钟频率=1/1.6ns=625MHz完成X±Y±Z→R需要2个周期，即3.2ns比较单周期多周期时钟频率较低1个周期完成运算较多硬件资源控制逻辑简单时钟频率更高多个周期完成运算较少硬件资源控制逻辑更复杂状态机(硬布线控制) vs. 微程序控制功能一个状态完成的功能与一条微指令的功能相当速度一个状态周期与一条微指令的执行时间相当硬布线控制不需要取微指令的时间硬布线控制比微程序控制的速度快硬件微程序控制的硬件结构规整，增加指令只需要增加微程序，而硬布线控制需要重新设计硬件；所以微程序控制更灵活，甚至可以允许用户扩充指令。流水线数据通路及其控制流水线的基本原理将一个重复性的过程分解为若干个子过程；每个子过程由一个特定的功能部件来完成；每个子过程处理时间大致相等；多个子过程同时在不同的部件中完成。 硬件流水线若某个复杂逻辑功能的实现需较长的延时，可将其分解为几个（如3个）步骤来实现，每一步的延时变小，在各步间加入寄存器，以暂存中间结果，这样可提高整个系统的最高工作频率。流水线数据通路及其控制Xi±Yi±Zi→Ri流水线数据通路及其控制硬件类似于单周期数据通路增加了一组寄存器，保存每个阶段(stage)的结果流水线数据通路及其控制2个周期完成 X±Y±Z→R周期1：P = X ± Y周期2：R = P ± Z流水线数据通路进行连续的运算更高效周期X±Y 阶段P±Z 阶段 1P0 ← X0 ±Y0?2P1 ← X1 ± Y1R0 ← P0 ± Z03P2 ← X2 ± Y2R1 ← P1 ± Z1. . .. . .. . .流水线数据通路进行连续的运算更高效周期X±Y 阶段P±Z 阶段 1P0 ← X0 ±Y0?2P1 ← X1 ± Y1R0 ← P0 ± Z03P2 ← X2 ± Y2R1 ← P1 ± Z1. . .. . .. . .流水线数据通路进行连续的运算更高效周期X±Y 阶段P±Z 阶段 1P0 ← X0 ±Y0?2P1 ← X1 ± Y1R0 ← P0 ± Z03P2 ← X2 ± Y2R1 ← P1 ± Z1. . .. . .. . .流水线数据通路进行连续的运算更高效周期X±Y 阶段P±Z 阶段 1P0 ← X0 ±Y0?2P1 ← X1 ± Y1R0 ← P0 ± Z03P2 ← X2 ± Y2R1 ← P1 ± Z1. . .. . .. . .流水线数据通路的运算速度假设加减电路的传输延迟时间是1.15ns寄存器的延迟时间是0.2ns则最小时钟周期=1.15＋0.2=1.35ns，比单周期小最大时钟频率=1/1.35ns=740.7 MHz运算速度第一次：1.35×2=2.7ns第二个周期后，每隔1.35ns都有一个运算结果流出流水线与单周期的比较流水线的时钟频率高运算速度单次运算流水线没有优势运算次数越多，流水线的优势越显著控制逻辑都是用简单的译码器流水线不同阶段的控制信号需要增加流水线寄存器