相位噪声和抖动的概念及其估算方法.pdf

相位噪声和抖动的概念及其估算方法 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文 介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分 别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设 计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位 置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最 大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态 范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字