SoC设计方法与实现（第3版 郭炜）PPT课件.ppt

门控时钟技术——门控时钟 使用锁存器停时钟 带锁存器的停时钟单元工作波形图 门控时钟的RTL代码 always @ (CLK or CLK_EN) if (!CLK) CLK_TEMP = CLK_EN； assign GCLK = CLK CLK_TEMP； 门控时钟的可测性设计 测试模式下门控时钟单元被旁路 门控时钟的时钟树设计 在时钟树的根处停GCLK 门级优化技术 毛刺的消除 逻辑级优化 物理级优化 控制输入向量 门级优化技术——毛刺的消除 这里的毛刺是指由于电路中信号的传输延迟引起的不必要的翻转，它的存在会引起很大的动态功耗 消除毛刺前的电路 消除毛刺后的电路 门级优化技术——逻辑级优化 调整门的大小 引脚的重分配 重排序操作 重新映射 门级优化技术——物理级优化 物理级优化主要通过减少翻转和减少负载电容来降低系统的功耗 物理级优化主要有以下几种方法： 使用低功耗的库 设计低功耗的布局规划 基于功耗优化的布局规划 通过布局布线来减少毛刺 在优化布局的时候调整缓冲器和连线的大小 调整晶体管的大小减少负载电容 门级优化技术——控制输入向量 不同的输入向量条件下漏电流差别 门级优化技术——控制输入向量 控制输入向量的方法 低功耗SoC系统的动态管理 动态电压及频率调节技术 低功耗操作系统 存储器功耗控制 动态电压及频率调节技术 动态电压及动态频率调节(DVFS，Dynamic Voltage and Dynamic Frequency Scaling)技术是一种通过将不同电路模块的工作电压及工作频率调低到恰好满足系统最低要求，来实时降低系统中不同电路模块功耗的方法 该技术基于这样一种观察结果，即电路模块中的最大时钟频率和电压是紧密相关的 低功耗操作系统 加入了功耗管理机制的操作系统 存储器功耗控制 存储器单元的优化，包括减小漏电流，如双阈值的SRAM单元、门控电源的SRAM单元或者门控接地的SRAM单元等，使用功耗可控的DRAM 分层的存储器，将一大块存储器划分为几个单独时钟和电压可控的小段，使用小段，每一个存储器段都工作在不同的功耗模式下 存储器管理使用多种功耗状态 低功耗SoC设计技术的综合考虑 低功耗技术对功耗与设计复杂度的影响 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析 UPF及低功耗设计实现 低功耗设计趋势 功耗度量 峰值功耗：系统所能达到的功耗的最大值，主要用来调整电源线的宽度和噪音的容限 平均功耗：系统在运行过程中的平均功耗，主要用来选择封装方式、冷却装置和电池寿命等 RMS（平方根法）：用来决定电子迁移的规则 电路设计中功耗的估计和方针 综合后的功耗估计：一种动态的功耗仿真方式，与具体的向量相关的，具有很高的精度，但是需要较长的时间，主要包括RTL级的估计、门级的估计和晶体管级的估计，需要精确的功耗模型 直接仿真：基于时钟周期的功耗仿真方式 概率仿真：通过估计信号的转换概率进行功耗的仿真 统计仿真：基于Monte Carlo的仿真方式 业界流行的功耗估计工具及其特点 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析 UPF及低功耗设计实现 低功耗设计趋势 统一功耗格式（UPF） UPF（Unified Power Format）- 统一功耗格式 由Accellera 组织（主要是Mentor、Synopsys和Magma公司）在2007年提出 2009年 UPF 2.0成为IEEE 1801标准 已广泛被工业界采用 使低功耗设计与验证变得更加高效 基于UPF的设计流程 在RTL代码中插入UPF指令 通常要做的是定义电源域、定义电源状态、定义对特殊信号的隔离以及保持寄存器等。 RTL+UPF仿真 验证电源域、隔离单元、保持寄存器等逻辑的正确性 综合 将完成创建电源域、隔离、保持寄存器等电路综合 内容大纲 为什么需要低功耗设计 功耗的类型 低功耗设计方法 低功耗技术 低功耗分析 UPF及低功耗设计实现 低功耗设计趋势 低功耗设计趋势 系统层次上的低功耗设计 测试电路的低功耗设计 异步电路设计技术 内存的低功耗设计 系统层次上的低功耗设计 静态功耗优化 在编译时充分考虑指令的功耗特性，合理配置数据段和指令段在内存中的位置，并调整寄存器的分配；提高算法的执行效率；合理实现任务调度，减少由于频繁的上下文切换所造成的功耗 动态功耗优化 操作系统支持下的动态功耗管理和动态电压频率缩放 前者是指将处于空闲状态或非满负荷运转状态的系统单元有选择的关闭或减慢运行速度。这主要有几种方式：基于超时（Timeout-based）的关闭策略、基于预测的关闭策略和基于Markov链的随机动态功耗管理