翻译-基于FPGA的曼彻斯特编解码器的设计与实现 .docxVIP

PAGE 1 PAGE 基于FPGA的曼彻斯特编解码器的设计与实现 摘要 在本文中，将曼彻斯特编解码器的原理引入分析， 4MB / S曼彻斯特编解码器的设计和实施基于FPGA的1553B总线接口。使用Verilog HDL语言Altera公司的Quartus II 8.0程序，实现了曼彻斯特编解码器的优化与仿真和验证功能的编码和解码。结果表明，在编码和解码可以在FPGA上实现模块化和传输速率可高达4MB / S ，所以使曼彻斯特编解码器能适用于1553B总线接口，并且有较高的抗干扰特性和提高传输速率。 关键词：曼彻斯特编解码器， Verilog HDL语言，QuartusII的模拟。 1引言 现代飞机航空和汽车系统，为了满足排放，安全和在线诊断等的要求，装备有特定的电子设备，但将势必引起电线的增加。能进一步减少线束和满足对主要电子单元或实时数据系统之间的信息交换的要求的系统往往会是最好的，它采用的方式根据在系统总线上。它可以有效地连接各种控制systemt到一个全面的控制系统，大大提高了系统的性能。 MIL-STD- 1553 ，数字内部时分命令/响应多路数据总线，是数据总线的一种军事标准。由于数据总线系统的操作的可测性，较高的综合性能和可靠性等优点，它被广泛应用在许多军事领域，并逐步使用于非军用的应用领域，并与CAN总线相互补充。目前，1553B总线已广泛应用于国内和国际的航空控制系统，所以研究1553B总线接口电路具有重大的价值，并且国内各IC设计单位也逐渐有了极大兴趣。 曼彻斯特编解码器是1553B总线接口电路一个不可或缺的领域。曼彻斯特编解码器的设计将直接影响1553B总线接口电路的性能好坏。在本文中，将设计一种最高速率达4Mbps的曼彻斯特编解码器，作为的新型1553B总线接口电路的一部分。 2 1553B总线和接口功能 MIL -STD-1553B的全名是：数字内部时分命令响应多路数据总线。它由双绞线屏蔽双绞线电缆传输数据信号传输与串行数字脉冲，其数据传输采用曼彻斯特码的形式，传输和接收速率高达至1Mb / s 。1553B数据总线系统有三种：系统总线控制器；远程终端：响应的命令，执行BC数据传输；总线监视器：选择性地接收数据总线，并保持信息。每个子系统可以连接到任何一个子系统并与1553B总线和数据总线传输。 在讨论下面的命令字，状态字和数据字时，该标准只允许有三种类型。每个字是由16位的数据加上一个同步模式（ 3位） ，并提供了一个20位的字格式的一个比特的奇偶校验。有效的信息（ 16位）和校验传输总线的曼彻斯特码，每个位时间间隔为1us 。同步的宽度应是双向三次，将同步信号波形下面的一个和一个半位时间（命令和状态字）或同步波形的正面为第一个和一个半位时间，然后是负即负的第一个和一个半双向倍，然后正面为下面的一个和一个半位时间（数据字） 。命令字和状态字是不同的系统，所以总是可以用来区分系统类型，例如来自总线控制器的命令字和来自远程终端的状态字。 MIL-STD- 1553B总线接口应完成以下功能：串行并行总线信息或信息转变为相反，平行的变化信息转换为串行信息。接收和发送消息时，标准的1553B信息字和消息可以确认或产生。完整之间的信息交换总线和处理器，包括1553B信息地址的分配，解码命令字（或状态字），或返回状态字，发送数据等。曼彻斯特编解码器完成的功能，那就是曼彻斯特码的编码和解码，并检测错误。它接收的曼彻斯特码具有有效的同步，对数据进行解码，并确定的类型和改变串行转换成并行，校验位等。或从处理器到曼彻斯特码的并行二进制数据，并增加了同步和奇偶校验位，这已成为符合标准的1553B和输出。 编解码器是在总线接口的一部分，这是由曼彻斯特编解码器，电平转换，命令/状态字的解码逻辑， CPU和相关的电路，如图1所示。 图1 1553B总线接口框图 在本文设计的编解码器里，除了编解码器可由FPGA实现，相关的CPU，共享内存，命令/状态字解码，存储处理器和存储器接口逻辑电路之间也可以由FPGA实现。 3曼彻斯特编码原理 1553B总线曼彻斯特码数据被发送。曼彻斯特码是双极性码，它被广泛应用于航空电子设备集成的系统中。曼彻斯特码是用来表示二进制值的水平，这存在一个阶段，跳跃在每一个中点。逻辑之一表示从零到一的负跳跃，这是“10”的双相位信号。逻辑零代表正从一个跳跃到零，这是双相位信号“01” 。它可以直接从数据，其中包含的定时，并且不需要独立的信道来传送的定时信息的定时时钟隔离。上发射的代码信息时，时钟同步上发射给对方。每个代码跳跃，没有直流分量，因此具有自同步能力和较强的抗干扰性能。编码方法如图2所示。 图2 曼彻斯特编码方式 4曼彻斯特编码器和解码器的设计 （1）设计的曼彻斯特编码器曼彻斯特编码模块接收