时序逻辑电路3计数器.pptxVIP

计数器与ALU组织 1 —时序逻辑复习2 — 计数器第一页，共二十四页。QQSRCPKJ1. 上节课回顾：时序逻辑电路(1) 触发器 RS触发器，JK，T，D触发器：特征方程(2) 时序逻辑电路分析基本方法(3) 数据寄存器和移位寄存器 时钟方程驱动方程输出方程状态图、状态表或时序图判断电路逻辑功能状态方程电路图第二页，共二十四页。7a~g744874487448744874487448QD~QA60进制计数器24进制计数器60进制计数器CP分显示00~59分秒显示00~59秒小时显示00~23小时数码管显示译码器CP为秒脉冲(周期为1秒)第三页，共二十四页。2.1 计数器举例－奥运倒计时加法计数器减法计数器可逆计数器 (按计数功能 )异步计数器(按计数脉冲引入方式)分类 同步计数器 二进制计数器 模 8 计数器(按计数码制)循环码计数器(按模划分)模24计数器 BCD码计数器 4前缀：同步二进制模8递增计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。第四页，共二十四页。2.2 计数器概念和分类（1）、二进制计数器同步二进制加法计数器 分析：①驱动方程和输出方程第五页，共二十四页。2.3 计数器分析例子②状态方程③状态表000111100 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1000000010110011010101010第六页，共二十四页。2.3 计数器分析例子000001010011111110101100Z0000123456780001CPQ0Q计满8脉冲1QQ2Q1Q02Z④ 画状态图⑤ 画波形图第七页，共二十四页。2.3 计数器分析例子74161－－4位同步二进制加法计数器COEN CICR第八页，共二十四页。2.4 常用集成计数器74161 功能表ENCOENCICOCICRCR第九页，共二十四页。2.4 74161计数器◆ 、 、EN 和 CI 均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。74LS161状态图第十页，共二十四页。2.4 74161的功能和特点2.4 74161的波形图◆ ：异步置“0”功能。◆ ：同步并行置数控制端（低电平有效）， =0，且 =1 时，D0~D3上数据 被输出到Q0~Q3。 001100◆ ET和EP是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。00第十一页，共二十四页。QQQQ2031ETC74160EPCP∧LDDDRDD2130D74160－－同步十进制加法计数器第十二页，共二十四页。2.4 十进制计数器+Vcc0 → 1 → 2 → 3 → 4 → 5? 60000→0001→0010→0011→0100→0101·0110 当计数器计到6 时（状态6出现时间极短），Q2和Q1均为1，使 为0，计数器立即被强迫回到0状态，开始新的循环。 由此可见，N进制计数器可以利用在（N-1）时将 变为 0 的方法构成，这种方法称为反馈置0法。集成计数器的应用举例——反馈法构成模6计数器的四种方法例2：直接清0法例1：反馈置0法110 → 1 → 2 → 3 → 4 → 50000→0001→0010→0011→0100→0101第十三页，共二十四页。= 0◆ 当计数器计到状态1111时，进位端 C 为1，经非门为0，置数控制端 ,下一个时钟到来时，将D3 ~ D0 端的数据1010送入计数器。此后又从1010开始计数一直计数到 1111，又重复上述过程。这种方法称为反馈预置法。例4：用十进制计数器反馈预置法例3：反馈预置法1 0 1 01N=15时，LD=01010→1011→1100→1101→11100100→0101→0110→0111→1000第十四页，共二十四页。对例2的 改进的模 6 计数器 例2反馈复位法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。 改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到 6 时