Verilog-HDL数字设计与综合.pptVIP

11.1 开关级建模元件— — 电源和地 计晶体管级电路时需要源极（Vdd，逻辑1）和地极（Vss，逻辑0）。源极和地极用关键字supply1和supply0来定义。 源极类型supply1相当于电路中的Vdd，并将逻辑1放在网表中。源极类型supply0相当于地或Vss，并将逻辑0放在网表中。在整个模拟过程中，supply1和supply0始终为网表提供逻辑1值和逻辑0值。 源极supply1和supply0如下所示。 11.1 开关级建模元件— — 阻抗开关 前面所讨论的MOS，CMOS和双向开关可以用相应的阻抗器件建模。阻抗开关比一般的开关具有更高的源极到漏极的阻抗，且在通过它们传输时减少了信号强度。在相应的一般开关关键字前加带r前缀的关键字，即可声明阻抗开关。 在一般开关和阻抗开关之间有两个主要区别：源极到漏极的阻抗和传输信号强度的方式。关于Verilog中的强度级别参见书中附录A。 11.1 开关级建模元件— — 开关中的延迟说明 MOS和CMOS开关 可以为通过这些开关级元件的信号指定延迟。延迟是可选项，它只能紧跟在开关的关键字之后。延迟说明类似于Rise，Fall和Turn-off延迟。可以为开关指定0个、1个、2个或者3个延迟，如下所示。 11.1 开关级建模元件— — 开关中的延迟说明 双向传输开关 双向传输开关的延迟说明需要稍做区别解释。这种开关在传输信号时没有延迟。但是，当开关值切换时有开（turn-on）和关（turn-off）延迟。可以给双向开关指定0个、1个或2个延迟，如下表所示。 specify块 也可以给使用开关设计的模块指定路径延迟（引脚到引脚的延迟）以及时序检查。用specify块可以描述路径延迟。在第10章中详细讨论了路径延迟说明，它在开关级模型中也完全适用。 11.2 举例— — CMOS或非门（nor） 11.2 举例— — 二选一多路选择器 11.2 举例— — 简单的CMOS锁存器 11.2 举例— — CMOS反向器 11.3 小结 开关级建模处于很低的设计抽象层次。只在很少的情况下，比如在设计者需要定制自己的叶级元件（即最基本的元件）时，才使用开关级建模。随着电路复杂度的增加，这个级别的Verilog设计越来越少见； MOS，CMOS，双向开关和supply1，supply0源可用于设计任意的开关级电路。CMOS开关是MOS开关的一种组合； 延迟对开关元件来说是可选的。对于不同的双向器件，有不同的延迟解释。 EDA技术与Verilog HDL语言 第十二章 用户自定义原语 本章学习目标 理解编写UDP的规则，明白UDP的各个组成部分。 学会编写表示时序和表示组合逻辑的两种不同的UDP。 理解UDP的调用（实例引用）方法。 为使UDP的行为表达得更加简洁和易懂，应记住定义UDP的各种缩写符号。 阐述编写UDP的指导原则。 12.1 UDP的基础知识 Verilog语言提供了一整套标准的原语，例如and，nand，or，nor和not等，它们是该语言的一部分，即通常所说的内置原语。然而在设计过程中，设计者有时希望使用自己编写的原语。Verilog语言具有定义这种自定义原语的能力，这种原语就是用户自定义原语（User-Defined Primitive，UDP）。 UDP是自成体系的，在UDP中不能调用其他模块或者其他原语。UDP的调用方式和门级原语的调用方式完全相同。 UDP的类型有两种： 1．表示组合逻辑的UDP。输出仅取决于输入信号的组合逻辑。四选一的多路选择器是典型的表示组合逻辑的UDP的例子； 2．表示时序逻辑的UDP。下一个输出值不但取决于当前的输入值，还取决于当前的内部状态。锁存器和触发器是两个典型的表示时序逻辑的UDP的例子。 UDP定义的组成部分和编写规则。 12.1.1 UDP定义的组成 UDP的定义以关键字primitive作为开始， 然后指定原语名称、输出端口和输入端口。 在端口声明部分将端口声明为output或者input。 在表示时序的UDP中， 输出端口必须被声明为 reg类型，而且还需要有 一条可选的initial语句， 用于初始化时序逻辑UDP 的输出端口。 UDP状态表是UDP中最重要的 部分，它以关键字table开始, 以关键字endtable结束。状态表 定义了如何根据输入状态和当前 状态得到输出值，该表也是一个 查找表，类似于逻辑真值表。 原语定义以关键字endprimitive结束。 12.1.2 UDP的定义规则 UDP定义必须遵循以下几条规则： 1．UDP只能采用标量（即1位）输入端口，允许有多个输入端口。 2．UDP只能