半导体结构及其制备方法、集成电路、三维存储器及系统.pdfVIP

下载本文档

0
0
约2.95万字
约 30页
2023-04-22 发布于北京
举报
版权申诉

半导体结构及其制备方法、集成电路、三维存储器及系统.pdf

1、本文档共30页，其中可免费阅读29页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本公开提供了一种半导体结构及其制备方法、集成电路、三维存储器及系统，涉及半导体芯片技术领域，旨在降低互连层中的导体与晶体管的源极和漏极对位电连接的工艺难度。该半导体结构包括衬底、晶体管、第一导电层和第二导电层，晶体管包括源极、漏极、栅介质层和栅极，栅介质层设置于衬底的第一表面，且位于源极和漏极之间，栅极设置于栅介质层远离衬底的一侧，第一导电层覆盖且电接触源极，且第一导电层的面积大于源极的面积；第二导电层覆盖且电接触漏极，且第二导电层的面积大于漏极的面积。上述半导体结构应用于三维存储器中，以实现数

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113921525 A (43)申请公布日 2022.01.11 (21)申请号 202111044111.9 (22)申请日 2021.09.07 (71)申请人长江存储科技有限责任公司