可编程逻辑器件中节点单元的布局方法、装置及相关设备.pdfVIP

下载本文档

0
0
约1.66万字
约 15页
2023-04-22 发布于北京
举报
版权申诉

可编程逻辑器件中节点单元的布局方法、装置及相关设备.pdf

1、本文档共15页，其中可免费阅读14页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种可编程逻辑器件中节点单元的布局方法，应用于FPGA芯片设计领域，用于提升FPGA芯片设计过程中全局布局的效率。本发明提供的方法包括：获取所有从输入单元到输出单元的时序路径，以及每条时序路径的预设最大延时阈值；设定每条时序路径中相邻节点单元的路径为子时序路径，并计算出预设子时序路径最大延时；至少调整一个所述节点单元的位置，且被调整的节点单元的子时序路径的实际子时序路径延时小于所述预设子时序路径最大延时；计算时序损失值并判断所述时序损失值是否小于预设时序损失值，若否，则循环所述至少调

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113919267 A (43)申请公布日 2022.01.11 (21)申请号 202111123320.2 (22)申请日 2021.09.24 (71)申请人深圳市紫光同创电子有限公司