一种多种接口时序兼容性验证方法.pdfVIP

下载本文档

0
0
约6.73千字
约 8页
2023-04-25 发布于北京
举报
版权申诉

一种多种接口时序兼容性验证方法.pdf

1、本文档共8页，其中可免费阅读7页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种多种接口时序兼容性验证方法，设计并开发FPGA芯片电路，包括5个模块，分别是接口解析模块、存储模块、主控电路单元模块、时钟处理模块、协议处理模块。配置上位机与FPGA芯片电路的通讯接口，使用上位机软件下发测试时序向量存储指令、时钟配置指令、接口协议选择指令、测试指令、测试结果读取指令。通过接口解析模块解析上位机指令，通过主控电路单元模块协调控制FPGA电路各模块，实现验证时序向量存储功能、选择高频时钟并对时钟信号进行处理功能、选择接口协议并对目标接口时序进行协议特性配置功能、时序测试功能、测

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114064367 A (43)申请公布日 2022.02.18 (21)申请号 202111267455.6 (22)申请日 2021.10.29 (71)申请人北京中电华大电子设计有限责任公