DSP原理与应用课件-TMS320C55x的硬件结构.pptxVIP

TMS320C55x的硬件结构;2.1 TMS320C55x的总体结构;改教材;2.1 TMS320C55x的总体结构;2.1.1 C55x CPU内部总线结构;;2.1.3 C55x存储器配置;第一章表1-1 C55x与C54x的比较;指令高速缓存(I-Cache) 外部存储器接口(EMIF) 直接存储器访问控制器(DMA) 多通道串行缓冲口(McBSP);增强型主机接口(EHPI) 2个20位通用定时/计数器 8个(BGA;LQFP是7个)可配置的通用I/O引脚(GPIO) 实时时钟(Real Time Clock, RTC) 看门狗定时器(Watchdog Timer) USB ;附表2 C55x片内外设配置 ; TMS320C55x的硬件结构;2.2 C55x的封装和引脚功能 ;图2-2 TMS320VC5509A的封装;2.2.1 引脚属性;表2-1 VC5509A PGE信号引脚对应图（续2）;2.2.2 引脚信号定义与描述(VC5509A PGE封装);1. 并行总线引脚(45个);C0：EMIF异步存储器读选通(EMIF. ) 或通用输入输出口8 (GPIO.8) C1：EMIF异步输出使能（EMIF. ） 或HPI中断输出（HPI. ） C2：EMIF异步存储器写选通 (EMIF. ) 或HPI读/写(HPI. ) C3：EMIF数据输入准备就绪(EMIF.ARDY） 或HPI输出准备就绪(HPI.HRDY);C4：存储空间CE0的EMIF片选信号(EMIF. ) 或通用输入输出口9(GPIO.9) C5：存储空间CE1的EMIF片选信号(EMIF. ) 或通用输入输出口10(GPIO.10) C6：存储空间CE2的EMIF片选信号(EMIF. ) 或HPI访问控制信号0 (HPI.HCNTL0) C7:存储空间CE3的EMIF片选信号(EMIF. ) 或通用输入输出口11(GPIO.11) 或HPI访问控制信号1 (HPI.HCNTL1);C10: EMIF SDRAM行选通信号(EMIF. ) 或HPI地址选通信号(HPI. ) 或通用输入输出口12(GPIO.12);C12: EMIF SDRAM写使能信号(EMIF. ) 或HPI数据选通信号 1 (HPI. ) C13: SDRAM A10地址线 (EMIF.SDA10) 或通用输入输出口13 (GPIO.13) C14: SDRAM存储器时钟信号(EMIF.CLKMEM) 或HPI数据选通信号2(HPI. );2. 中断和初始化复位引脚(6个);3. 位输入/输出信号(8个);4.振荡器/时钟信号(4个);5.实时时钟(2个); VC5509A共有3个McBSP接口，其中McBSP1与McBSP2为多功能口。 CLKR0 DR0 FSR0 CLKX0 DX0 FSX0 ;S10 S11 S12 S13 S14 S15 ;S20 S21 S22 S23 S24 S25 ;8. USB接口(3个);8. USB接口(3个);9. A/D接口(2个);10.测试/仿真引脚(7个); :数字电源, +3.3V, 为I/O引脚提供电源。; 数字地。 模拟电源，专为10位 A/D模块提???电源。 模拟地，10位 A/D内核部分接地引脚。 模拟数字地，10位 A/D模块的数字部分接地引脚。 数字地，用于USB PLL。; TMS320C55x的硬件结构;2.3 C55x的CPU结构;图2-3 C55x的CPU结构框图;2.3.1 存储器接口单元（M单元）;2.3.2 指令缓冲单元（I单元）;P单元的作用： 产生程序空间地址, 并加载地址到PAB; 控制指令流顺序。;P单元所用寄存器分为5种类型(对应2.4节及相关内容): （1）程序流寄存器：包括程序计数器（PC）、返回地址寄存器（RETA）和控制流关系寄存器（CFCT）。 （2）块重复寄存器：包括块重复寄存器0和1（BRC0，BRC1）、BRC1的保存寄存器（BRS1）、块重复起始地址寄存器0和1（RSA0，RSA1）以及块重复结束地址寄存器0和1（REA0，REA1）。 （3）单重复寄存器：包括单重复计数器（RPTC）和计算单重复寄存器（CSR）。 （4）中断寄存器：包括中断标志寄存器0和1（IFR0，IFR1）