一种基于笛卡尔坐标与极坐标融合的低延迟相偏恢复电路.pdfVIP

下载本文档

2
0
约1.16万字
约 11页
2023-05-09 发布于北京
举报
版权申诉

一种基于笛卡尔坐标与极坐标融合的低延迟相偏恢复电路.pdf

1、本文档共11页，其中可免费阅读10页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明属于相干光纤通信技术领域，具体为一种基于笛卡尔坐标与极坐标融合的低延迟相偏恢复电路。本发明采用VV4E算法实现CPR，相应的电路结构由相位去噪模块、相位校正模块、相位展开模块、坐标映射模块和相位乘法模块组成。其在笛卡尔坐标中执行计算，降低了计算复杂度；相位偏移通过六次旋转的CORDIC计算，并且相位展开分为滞后加法和相位计数，查找表用于存储三角系数以降低延迟。在XilinxZCU102FPGA平台上评估本电路，时钟频率可达370MHz，处理29.6GBdQPSK信号的延迟为22周期，

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114499691 A (43)申请公布日 2022.05.13 (21)申请号 202210003276.X (22)申请日 2022.01.05 (71)申请人复旦大学地址 200433 上海