用于为FPGA提供促进高速数据传输的SERDES块的方法和装置.pdfVIP

下载本文档

0
0
约3.75万字
约 32页
2023-05-10 发布于四川
举报
版权申诉

用于为FPGA提供促进高速数据传输的SERDES块的方法和装置.pdf

1、本文档共32页，其中可免费阅读31页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请公开了一种包含主机和具有现场可编程门阵列(FPGA)的设备的系统。该系统包括一组可配置逻辑块(LB)、总线和通用串行总线(USB)接口。在一个方面，该可配置LB能够被选择性地编程以执行一个或多个逻辑功能。该总线包含用于根据高速USB协议传输信号的P通道和N通道。该USB接口被配置为包括用于识别P通道处的逻辑0状态的第一差分比较器和用于识别N通道处的逻辑0状态的第二差分比较器。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114510447 A (43)申请公布日 2022.05.17 (21)申请号 202210013721.0 (22)申请日 2022.01.05 (30)优先权数据