基于FPGA的舰载多路信号采集同步控制系统.pdfVIP

下载本文档

0
0
约1.32万字
约 12页
2023-05-12 发布于四川
举报
版权申诉

基于FPGA的舰载多路信号采集同步控制系统.pdf

1、本文档共12页，其中可免费阅读11页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了本发明的技术方案为基于FPGA的舰载多路信号采集同步控制系统，M个ADC芯片，用于进行模数转换处理；FPGA，用于将多个模数转换处理后的数字中频回波信号组织为光模块所需格式数据，并同步向光模块发送；M个ADC芯片，用于依据“同步用秒脉冲信号”对模数转换处理后的数字中频回波信号进行同步输出，完成第一次同步；FPGA，用于观测ADC芯片的快速检测输出引脚的状态波形中的多帧时钟信号波形、若多帧时钟信号波形存在延时，则等待该ADC芯片输出周期完成后，再一起发送处理后的光模块所需格式数据至光模

(19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 114578743 B (45)授权公告日 2022.07.08 (21)申请号 202210483163.4 (51)Int.Cl.