一种单比特差分SRAM存算一体阵列及装置.pdfVIP

下载本文档

2
0
约1.48万字
约 14页
2023-05-13 发布于四川
举报
版权申诉

一种单比特差分SRAM存算一体阵列及装置.pdf

1、本文档共14页，其中可免费阅读13页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明涉及一种单比特差分SRAM存算一体阵列及装置，阵列包括：多个存算一体单元、第一电容和第二电容；各存算一体单元均包括：6T‑SRAM存储单元、第一反相器、第二反相器、晶体管TL3和晶体管TR3；第一反相器分别与存储单元和TL3的漏极连接，TL3的栅极用于输入数据IN，TL3的源极与第一电容的一端连接，第一电容的另一端接地；第二反相器分别与存储单元和TR3的漏极连接，TR3的栅极用于输入数据IN，TR3的源极与第二电容的一端连接，第二电容的另一端接地。本发明存算一体阵列在计算过程中对一整列存算

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114627930 A (43)申请公布日 2022.06.14 (21)申请号 202210277264.6 (22)申请日 2022.03.21 (71)申请人中科南京智能技术研究院地址 21