一种基于JTAG的FPGA FT通用测试方法及装置.pdfVIP

下载本文档

2
0
约1.06万字
约 10页
2023-05-13 发布于四川
举报
版权申诉

一种基于JTAG的FPGA FT通用测试方法及装置.pdf

1、本文档共10页，其中可免费阅读9页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种基于JTAG的FPGAFT通用测试方法及装置，应用于FPGA芯片，该测试方法包括：根据预设的待测资源，获取待测资源对应的测试配置、以及测试配置对应的测试激励；当联合测试工作组JTAG接口接收到测试机发送的开始信号时，待测资源运行测试激励，获得测试输出；将测试输出输入至JTAG接口，以使测试机根据预设的期望输出对JTAG接口的测试输出进行校验，得到测试结果。本发明中对于测试结果的检查任务在FPGA芯片内部完成，极大程度地减少了测试时所占用IO端口的数量、增加了测试机端口的分组数量

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114636921 A (43)申请公布日 2022.06.17 (21)申请号 202210199781.6 (22)申请日 2022.03.01 (71)申请人厦门智多晶科技有限公司地址 36