有源3D堆叠技术中的电感器设计.pdfVIP

下载本文档

1
0
约1.96万字
约 21页
2023-05-15 发布于北京
举报
版权申诉

有源3D堆叠技术中的电感器设计.pdf

1、本文档共21页，其中可免费阅读20页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本文中所描述的示例提供一种用于堆叠式集成电路器件的电感器的隔离设计。一个示例是一种多芯片器件，包括芯片堆叠，该芯片堆叠包括多个芯片，多个芯片的相邻对接合在一起，每个芯片包括半导体衬底以及半导体衬底的前侧上的前侧电介质层；电感器，该电感器设置在多个芯片中的第一芯片的背侧电介质层中，该背侧电介质层位于第一芯片的半导体衬底的与第一芯片的半导体衬底的前侧相对的背侧上；以及隔离壁，该隔离壁从第一芯片的背侧电介质层延伸到前侧电介质层，隔离壁包括第一芯片的贯穿衬底通孔，隔离壁设置在电感器周围。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114730754 A (43)申请公布日 2022.07.08 (21)申请号 202080081181.9 (74)专利代理机构北京市金杜律师事务所