半导体结构及半导体结构的制备方法、存储器.pdfVIP

下载本文档

0
0
约2.27万字
约 25页
2023-05-15 发布于北京
举报
版权申诉

半导体结构及半导体结构的制备方法、存储器.pdf

1、本文档共25页，其中可免费阅读24页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本公开实施例涉及一种半导体结构及半导体结构的制备方法、存储器，半导体结构包括：基底；在基底上阵列排布的多个半导体柱组，每个半导体柱组包括相互分立的多个半导体柱，且每个半导体柱具有沟道区以及位于沟道区相对两侧的源漏区；多条位线，每条位线在第一方向上延伸，且与沿第一方向排列的一行半导体柱组的各个半导体柱组中的多个半导体柱的底部源漏区电连接；以及多条字线，每条字线在第二方向延伸，且将沿第二方向排列的一列半导体柱组的各个半导体柱组中的每一沟道区对应的半导体柱侧面包围在内该半导体结构的每个半导体柱组可对应

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114725106 A (43)申请公布日 2022.07.08 (21)申请号 202210325597.1 (22)申请日 2022.03.29 (71)申请人长鑫存储技术有限公司地址 230