一种芯片高速接口数据对齐的Layout实现方法.pdfVIP

一种芯片高速接口数据对齐的Layout实现方法.pdf

  1. 1、本文档共12页,其中可免费阅读11页,需付费10金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种芯片高速接口数据对齐的Layout实现方法,对ASIC芯片多通道输出数据实现对齐,该方法通过获取高速接口相关网表中的时序器件,在物理布局前Fix相关时序器件,生成高速接口相关的时钟树,经时序路径分析后加入时钟补偿模块实现同步时钟树,以数据对齐调整模块对数据路径进行调整,用以实现芯片在高速多通道下接口输出数据对齐,对片外信号进行零偏差传输。采用本方法可减少高速接口数据的输出偏差,从而提高芯片的性能及稳定性。该方法可与通用设计EDA工具相结合,嵌入业界标准Layout版图设计流程。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114781320 A (43)申请公布日 2022.07.22 (21)申请号 202210345599.7 (22)申请日 2022.03.31 (71)申请人 北京时代民芯科技有限公司 地址 1

文档评论(0)

知识产权出版社 + 关注
官方认证
服务提供商

提供农业、铸造、给排水、测量、发电等专利信息的免费检索和下载;后续我们还将提供提供专利申请、专利复审、专利交易、专利年费缴纳、专利权恢复等更多专利服务。并持续更新必威体育精装版专利内容,完善相关专利服务,助您在专利查询、专利应用、专利学习查找、专利申请等方面用得开心、用得满意!

认证主体北京中献电子技术开发有限公司
IP属地四川
统一社会信用代码/组织机构代码
91110108102011667U

1亿VIP精品文档

相关文档