一种应用于SAR ADC的高速动态并行逻辑电路.pdfVIP

下载本文档

0
0
约9.78千字
约 9页
2023-05-17 发布于四川
举报
版权申诉

一种应用于SAR ADC的高速动态并行逻辑电路.pdf

1、本文档共9页，其中可免费阅读8页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种应用于SARADC的高速动态并行逻辑电路，该电路产生拥有高速、并行、低功耗的特点。传统的异步SARADC逻辑需要等待位选信号到来之后再去进行电容翻转，接着进行下一次比较，产生位选的逻辑延时使得两次比较间隙延长，这减慢了SARADC可运行的最高速度，限制了SARADC的采样率。本发明采用并行逻辑控制电容阵列的翻转，当比较器得到比较结果之后，立即产生电容翻转信号，避免了通过先产生位选信号再翻转，有效的解决了传统异步SARADC逻辑受到逻辑延迟导致的速度受限的缺点。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114826271 A (43)申请公布日 2022.07.29 (21)申请号 202210409458.7 (22)申请日 2022.04.19 (71)申请人电子科技大学地址 611731