计数器电路.pdfVIP

下载本文档

6
0
约2.67万字
约 23页
2023-05-18 发布于北京
举报
版权申诉

计数器电路.pdf

1、本文档共23页，其中可免费阅读22页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请提供一种计数器电路，包括：对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出所述进位信号，以及响应于第一时钟锁存所述本次本位值，响应于第二时钟向所述计数模块的输出端输出所述本次本位值；每级计数模块输出的本位值组成所述计数器电路的输出，该输出为计数结果的二进制表示；其中，首级计数模块的加数信号为高电平信号，非首级计数模块的加数信号为上一级计数模块输出的进位信号；所述第一时钟和所述第二时钟基于系统时钟划分得到。本方案

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114822625 A (43)申请公布日 2022.07.29 (21)申请号 202210563545.8 (22)申请日 2022.05.23 (71)申请人长鑫存储技术有限公司地址 230