一种基于FPGA的多输入LUT的布局方法.pdfVIP

下载本文档

2
0
约1.03万字
约 10页
2023-05-18 发布于北京
举报
版权申诉

一种基于FPGA的多输入LUT的布局方法.pdf

1、本文档共10页，其中可免费阅读9页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供一种基于FPGA的多输入LUT的布局方法，实现在FPGA的一个逻辑区LP内增加至少一根外部信号输入端口，用于LP中的寄存器接入外部输入信号时使用。对FPGA进行布局，当寄存器有外部信号驱动并发生布线冲突时，判断LUT使用的输入端口和输入端口数量。当LUT的输入端口和输出端口有悬空时，通过模式选择设置，将LUT的任一悬空输入端和任一悬空输出端布局成一个单输入单输出的选通器，选通器的输入端用作给寄存器提供一个新的外部输入端口，LUT原有使用的输入端口和输出端口所实现的逻辑功能保持不变。本发

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114861582 A (43)申请公布日 2022.08.05 (21)申请号 202210462595.7 (22)申请日 2022.04.28 (71)申请人京微齐力（北京）科技有限公司地址