一种外围电路及三维存储器.pdfVIP

下载本文档

0
0
约1.21万字
约 14页
2023-05-26 发布于四川
举报
版权申诉

一种外围电路及三维存储器.pdf

1、本文档共14页，其中可免费阅读13页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种外围电路和三维存储器，外围电路包括多个半导体器件、至少一个第一贯穿硅触点和第一底部隔离，至少一个第一贯穿硅触点设于相邻的两个半导体器件之间，并且第一贯穿硅触点与相邻的半导体器件之间设有间隔区，第一底部隔离设于间隔区内；第一底部隔离包括绝缘体和金属隔离件，金属隔离件嵌入绝缘体，并且金属隔离件接地。通过在半导体器件和第一贯穿硅触点之间的间隔区设置第一底部隔离，第一底部隔离具有绝缘体，并在绝缘体内嵌入具有较好隔离效果的金属隔离件，从而降低第一贯穿硅触点与半导体器件的耦合效应，有效减小耦合效应导致的

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112289797 A (43)申请公布日 2021.01.29 (21)申请号 202011177022.7 (22)申请日 2020.10.28 (71)申请人长江存储科技有限责任公司

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

一种外围电路及三维存储器.pdfVIP