加法器设计--数字逻辑电路(电子科技大学).pdf

加法器设计--数字逻辑电路(电子科技大学).pdf

  1. 1、本文档共4页,其中可免费阅读3页,需付费170金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《课程设计—加减法器》报告 电工 17 班 王兴 2011029170010 1. 分析及设计方法: 要设计4 位的全加全减器,首先要设计一位的全加器。一位的全加器,需 要3 个输入,相加数A 和B,还有进位输入Cin ,2 个输出,相加后的值S 和 进位输出Cout 。考虑到有一个控制端Addsub ,所以要加一个输入。然后考虑 加法器转换为减法器。转化方法为:将减数B 取反,然后进位输入Cin

文档评论(0)

浦顺智库 + 关注
官方认证
内容提供者

该用户很懒,什么也没介绍

认证主体杭州余杭浦顺信息服务部
IP属地浙江
统一社会信用代码/组织机构代码
92330110MA2KH1D829

1亿VIP精品文档

相关文档