基于PCIE的FPGA更新系统及更新方法[发明专利].pdfVIP

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 107038040 A (43)申请公布日 2017.08.11 (21)申请号 201610967638.1 (22)申请日 2016.11.01 (71)申请人 中国人民解放军国防科学技术大学 地址 410073 湖南省长沙市砚瓦池137号 (72)发明人 李韬　熊智挺　吕高锋　孙志刚　 崔向东　赵国鸿　毛席龙　杨惠　 全巍　 (74)专利代理机构 湖南省国防科技工业局专利 中心 43102 代理人 冯青 (51)Int.Cl. G06F 9/445(2006.01) G06F 5/06(2006.01) 权利要求书1页 说明书6页 附图3页 (54)发明名称 基于PCIE的FPGA更新系统及更新方法 (57)摘要 本发明涉及基于PCIE的FPGA更新系统及更 新方法。所述系统包括：一个CPU器件、一个EPLD 器件、一个NOR Flash存储单元、一个FPGA器件及 一个JTAG下载接口；所述更新方法包括写操作、 读操作和配置操作；CPU器件采用了PCIE进行通 信，数据传输速度极快，且配置FPGA由EPLD器件 完成，不再依靠CPU启动，能够有效的提高FPGA加 载速度。该方法支持远程配置，当规模较大或者 设备部署距离比较远时，能够有效的提高工作效 率，节省人力成本。 A 0 4 0 8 3 0 7 0 1 N C CN 107038040 A 权　利　要　求　书 1/1页 1.基于PCIE的FPGA更新系统，包括：一个CPU器件、一个FPGA器件，其中： CPU器件，用于下载配置文件和发送写、读操作和配置操作命令，通过PCIE接口将操作 命令下发至FPGA； FPGA器件，用于接收来自PCIE接口的写、读操作和配置操作，将PCIE发送的操作转换为 内部总线操作，能够接收来自EPLD器件的配置操作； 其特征在于，还包括一个EPLD器件、一个NOR Flash存储单元及一个JTAG下载接口， EPLD器件，用于接收来自FPGA内部总线上的写操作、读操作和配置操作命令，将总线的 读写操作转化为FLASH读写操作，接收配置操作命令对FPGA进行配置操作； NOR Flash存储单元，用于存储FPGA配置文件数据； JTAG下载接口，用于最初更新配置时，为FPGA内部提供内部逻辑使用。 2.基于PCIE的FPGA更新方法，包括写操作、读操作和配置操作，其特征在于， 写操作包括以下步骤： 1.1、CPU器件发送写操作命令，将存储的配置文件构造写请求TLP数据包发送到PCIE接 口上； 1.2、FPGA器件接收到来自PCIE接口上的写请求TLP数据包，将数据存入到写数据先入 先出存储器中，同时通过内部总线接口将FIFO中的数据发送到EPLD器件； 1.3、EPLD器件接收来自内部总线的写入数据后，将数据存入到写数据FIFO存储器中， 再从NOR Flash存储单元的基地址开始，将FIFO中的数据依次写入到存储单元； 读操作包括以下步骤： 2.1、CPU器件发送读操作命令，构造读请求TLP报文发送到PCIE接口上； 2.2、FPGA器件接收到来自PCIE接口上的读请求TLP报文，将TLP报文中的需要读取的基 地址和数量通过内部总线接口发送到EPLD器件； 2.3、EPLD器件接收到内部总线接口的基地址和数量后，从基地址开始依次读取NOR  Flash存储单元指