多层堆叠封装结构和多层堆叠封装结构的制备方法.pdfVIP

多层堆叠封装结构和多层堆叠封装结构的制备方法.pdf

  1. 1、本文档共19页,其中可免费阅读18页,需付费10金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明的实施例提供了一种多层堆叠封装结构和多层堆叠封装结构的制备方法,涉及芯片封装技术领域,将多个结构芯片层叠在基底芯片上,同时在每个结构芯片的上侧设置第一布线层,第一布线层与结构芯片电连接,并且在塑封体内设置导电柱,导电柱向下贯通塑封体并与介质基板电连接,第一布线层与导电柱电连接。通过采用导电柱和第一布线层的结构,替代现有的打线结构,使得结构芯片能够实现与介质基板电连接,避免采用打线方式实现芯片的电连接,从而避免了导线桥接/断线的风险,同时能够缩小封装结构的尺寸,有利于产品的微型化。

(19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 112768437 B (45)授权公告日 2021.06.18 (21)申请号 202110375294.6 (56)对比文件 (22)申请日 2021.04.08

文档评论(0)

知识产权出版社 + 关注
官方认证
文档贡献者

知识产权出版社有限责任公司(原名专利文献出版社)成立于1980年8月,由国家知识产权局主管、主办。长期以来, 知识产权出版社非常重视专利数据资源的建设工作, 经过多年来的积累,已经收藏了数以亿计的中外专利数据资源。

认证主体北京中献电子技术开发有限公司
IP属地四川
统一社会信用代码/组织机构代码
91110108102011667U

1亿VIP精品文档

相关文档