- 1、本文档共11页,其中可免费阅读10页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法。所述系统通过FPGA实现,包括解析模块、FIFO、填充触发模块、数据填充模块、数据控制模块、AXI4接口模块和DDR;解析模块,用于对光口收到的以太网数据包进行协议解析,按照顺序写入FIFO;FIFO,用于对其写入的数据进行跨时钟域转换和数据结构转换;填充触发模块,用于在检测到触发条件满足时,设置填充使能信号为1;数据填充模块,用于在检测到填充使能信号为1时,将FIFO中的数据量补为64B的整数倍;数据控制模块,用于根据
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112948295 A
(43)申请公布日
2021.06.11
(21)申请号 20191
文档评论(0)