- 1、本文档共7页,其中可免费阅读6页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及一种数字存内计算阵列装置,包括256行×64列存内计算模块,各存内计算模块包括位单元、管T7、管8和同或门,管T7和管8构成传输门;所述位单元的权重存储点Q与传输门的输入端连接,传输门的输出端与同或门的第一输入端连接,同或门的第二输入端连接输入信号,同或门的输出作为位单元的输出,管T7的栅极连接控制信号RE,管T8的栅极连接控制信号REN;各位单元输入的输入信号与权重存储点Q通过同或门进行同或操作;每次对一列位单元进行计算,256个位单元的1bit输出通过累加后输出一个9bit的乘累加
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 113035251 B
(45)授权公告日 2021.08.17
(21)申请号 202110555001.2 G11C 7/12 (2006.01)
文档评论(0)