- 1、本文档共18页,其中可免费阅读17页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开了一种数据采集系统的触发点偏移动态校正方法,通过在FPGA中设计一个计数器,在对采样数据进行时间戳标记的同时打开计数器,当FPGA接收到携带时间戳标记的采样点数据时,计数器停止计数得到计数值,并从屏幕上读出当前计数值下的触发点偏移量,再通过调节触发控制信号的延迟值,使实际触发点回到理想触发点的位置,重复操作得到两组不同数据,并利用两组数据推导出触发信号延迟值与计数读取值的计算公式,此后每次上电,读取计数器的值并带入公式,计算出本次上电的触发控制信号延迟值,将其写入FPGA延迟控制单元,
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 113466522 B
(45)授权公告日 2022.04.19
(21)申请号 202110779453.9 CN 110166046 A,2019.08.23
(22)
文档评论(0)