1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

嵌入式FPGA IP核顶层电路图自动生成方法、装置及存储介质.pdfVIP

嵌入式FPGA IP核顶层电路图自动生成方法、装置及存储介质.pdf

    1. 1、本文档共16页，其中可免费阅读15页，需付费10金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    5. 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
    6. 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
    7. 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
    8. 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
    查看更多
    本发明涉及一种嵌入式FPGAIP核顶层电路图自动生成方法、装置及存储介质，其中，生成方法包括：根据资源排布信息，创建包含有若干格点单元的资源格点阵列；选取一格点单元，读取资源子模块库和资源排布图，以在选定的格点单元中布置资源子模块；获取资源子模块的一功能端口并创建对应该功能端口的线网，并根据功能端口的方向属性创建线名；遍历资源子模块的所有功能端口及所有格点单元后，建立顶层电路端口，输出FPGAIP核顶层电路图。通过合理利用FPGA内部资源的重复性和规律性，配合资源子模块库和资源排布图，从而实

    (19)国家知识产权局 (12)发明专利 (10)授权公告号 CN 113449481 B (45)授权公告日 2022.07.26 (21)申请号 202111001899.5 (51)Int.Cl.

    您可能关注的文档

    最近下载

    文档评论（0）

    知识产权出版社 + 关注
    官方认证
    文档贡献者

    知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来， 知识产权出版社非常重视专利数据资源的建设工作， 经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

    咨询Ta 进入空间
    认证主体北京中献电子技术开发有限公司
    IP属地四川
    统一社会信用代码/组织机构代码
    91110108102011667U

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >