- 1、本文档共10页,其中可免费阅读9页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及一种高速串行配置电路结构,包括:一控制器;与所述控制器相连接的配置链路,所述配置链路包括若干依次连接的短配置链,所述短配置链包括若干寄存器,且各所述短配置链的首位相互连接;与各所述短配置链一一对应设置且依次连接的时钟同步控制模块,所述时钟同步控制模块用于控制相对应的所述短配置链的时钟信号有效周期;所述控制器用于产生控制信号控制所述配置链路动作和时序,所述配置链路受控于所述控制信号以实现数据串行移位配置。本发明只需通过增加少量控制电路及端口即可提高串行配置速度和串行移位链的配置时钟频率,
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 113505093 B
(45)授权公告日 2022.01.04
(21)申请号 202111042656.6 (51)Int.Cl.
文档评论(0)