硬件技术课件.ppt

CPU通过总线完成与存储器、I/O端口之间的操作， 这些操作统称为总线操作。 三、总线周期 数据总线 DB 控制总线 CB 地址总线 AB 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 第二十九页，共八十四页，2022年，8月28日 执行一个总线操作所需要的时间称为总线周期。 第三十页，共八十四页，2022年，8月28日 一个基本的总线周期通常包含 4 个T状态， 按时间的先后顺序分别称为T1、T2、T3、T4 总线周期 T1 T2 T3 T4 CLK 第三十一页，共八十四页，2022年，8月28日 执行一条指令所需要的时间称为指令周期。 执行一条指令的时间: 是取指令、执行指令、取操作数、存放结果所需时间的总和。 用所需的时钟周期数表示。 四、指令周期 例 MOV BX, AX 2个T周期 MUL BL 70~77个T周期 第三十二页，共八十四页，2022年，8月28日 不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，由于操作数不同，指令周期也不同 例 MOV BX, AX 2个T周期 MUL BL 70~77个T周期 MOV [ BX ], AX 14个T周期 第三十三页，共八十四页，2022年，8月28日 例2 执行ADD [ BX ], AX 包含: 1) 取指令 存储器读周期 2) 取 ( DS:BX )内存单元操作数 存储器读周期 3) 存放结果到 ( DS:BX )内存单元 存储器写周期 例1 执行 MOV BX, AX 包含: 取指令 存储器读周期 执行指令的过程中， 需从存储器或I/O端口读取或存放数据， 故一个指令周期通常包含若干个总线周期 第三十四页，共八十四页，2022年，8月28日 8088CPU取指令、执行指令分别由BIU、EU完成， 取指和执行指令可是并行的， 故8088CPU的指令周期 可以不考虑取指时间。 第三十五页，共八十四页，2022年，8月28日 为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下， 按一定的时间顺序发出有效信号，这个时间顺序就是时序。 五、时序 数据总线 DB 控制总线 CB 地址总线 AB 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 第三十六页，共八十四页，2022年，8月28日 描述某一操作过程中， 芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。 六、时序图 时间 有 关 引 脚 信 号 T1 T2 T3 T4 A19~A0 D7~D0 ALE CLK MEMR 例 IBM PC/XT 总线上存储器读周期时序 第三十七页，共八十四页，2022年，8月28日 学习时序的目的: 加深对指令执行过程及计算机工作原理的了解。 设计接口时，需考虑各引脚信号在时序上的配合。 第三十八页，共八十四页，2022年，8月28日 第三节 8088的引脚功能 一、8088的两种工作模式 二、8088在最小模式下的引脚功能 第三十九页，共八十四页，2022年，8月28日 一、8088的两种工作模式 用8088CPU构成一个系统时， 根据所连的存储器和外设规模的不同， 有两种不同的工作模式: 最小模式 最大模式 第四十页，共八十四页，2022年，8月28日 ? 8088CPU是双列直插式芯片， 共有40条引脚; ? 引脚33决定工作模式: 接地，最大模式 接+5V, 最小模式 ? 在两种模式下引脚24~31 有不同的名称和意义 8088 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR C