一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块.pdfVIP

一种利用源隔离加固和极性加固的抗辐射Latch电路、及模块.pdf

  1. 1、本文档共23页,其中可免费阅读22页,需付费10金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及集成电路设计技术领域,更具体的,涉及一种利用源隔离加固和极性加固的抗辐射Latch电路,以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围,形成极性加固,使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术,使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲,可以有效减少电路敏感节点数量,提高了电路稳定性。本发明构建了C单元,其结构简单还有良好的抗辐射能力,可在多节点受到轰击时配合作用保证Q的正确输出

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116318056 A (43)申请公布日 2023.06.23 (21)申请号 202310282319.7 (22)申请日 2023.03.20 (71)申请人 安徽大学

文档评论(0)

知识产权出版社 + 关注
官方认证
文档贡献者

知识产权出版社有限责任公司(原名专利文献出版社)成立于1980年8月,由国家知识产权局主管、主办。长期以来, 知识产权出版社非常重视专利数据资源的建设工作, 经过多年来的积累,已经收藏了数以亿计的中外专利数据资源。

认证主体北京中献电子技术开发有限公司
IP属地四川
统一社会信用代码/组织机构代码
91110108102011667U

1亿VIP精品文档

相关文档