一种寄存器传输级代码生成方法、装置、设备及介质.pdfVIP

下载本文档

1
0
约1.57万字
约 14页
2023-07-01 发布于四川
举报
版权申诉

一种寄存器传输级代码生成方法、装置、设备及介质.pdf

1、本文档共14页，其中可免费阅读13页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请公开了一种寄存器传输级代码生成方法、装置、设备、介质，该方法包括：将预设的正则表达式转换成非确定有限状态自动机，得到非确定有限状态自动机信息；将非确定有效状态自动机信息保存为非确定有限状态自动机的状态跳转表；根据FPGA可执行语言的特点生成状态跳转表对应的FPGA可执行语言代码文件，并将FPGA可执行语言代码文件存储到FPGA中，以便FPGA并行执行各个正则表达式对应的FPGA可执行语言代码文件，以将待匹配字符串与各个正则表达式进行并行匹配。这样能够进行正则表达式对应的FPGA编程语言代码

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113703737 A (43)申请公布日 2021.11.26 (21)申请号 202111017190.4 (22)申请日 2021.08.31 (71)申请人深信服科技股份有限公司