微机原理与接口技术第三版 课本习题答案.docx

第二章 8086 体系结构与 80x86CPU 1．8086CPU 由哪两部分构成？它们的主要功能是什么？ 答：8086CPU 由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器 FR、通用寄存器组和 EU 控制器等 4 个部件组成，其主要功能是执行指令。总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等 4 个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或 I／O 端口读取操作数参加 EU 运算或存放运算结果等。 2．8086CPU 预取指令队列有什么好处？8086CPU 内部的并行操作体现在哪里？答：8086CPU 的预取指令队列由 6 个字节组成，按照 8086CPU 的设计要求，指令执行部件（EU）在执行指令时， 不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。从速度上看， 该指令队列是在 CPU 内部，EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。8086CPU 内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。 5．简述 8086 系统中物理地址的形成过程。8086 系统中的物理地址最多有多少个？逻辑地址呢？答：8086 系统中的物理地址是由 20 根地址总线形成的。8086 系统采用分段并附以地址偏移量办法形成 20 位的物理地址。采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地 址两部分构成，都是 16 位二进制数。通过一个 20 位的地址加法器将这两个地址相加形成物理地 址。具体做法是 16 位的段基址左移 4 位(相当于在段基址最低位后添 4 个“0”)，然后与偏移地址相加获得物理地址。由于 8086CPU 的地址线是 20 根，所以可寻址的存储空间为 1M 字节，即 8086 系统的物理地址空间是 1MB。逻辑地址由段基址和偏移地址两部分构成，都是无符号的 16 位二进制数，程序设计时采用逻辑地址，也是 1MB。 6．8086 系统中的存储器为什么要采用分段结构？有什么好处？ 答：8086CPU 中的寄存器都是 16 位的，16 位的地址只能访问 64KB 的内存。086 系统中的物理地址是由 20 根地址总线形成的，要做到对 20 位地址空间进行访问，就需要两部分地址 采用段基址和偏移地址方式组成物理地址的优点是：满足对 8086 系统的 1MB 存储空间的访问， 同时在大部分指令中只要提供 16 位的偏移地址即可。 在某系统中，已知当前（SS）＝2360H，（SP）＝0800H，那么该堆栈段在存储器中的物理 地址范围是什么？若往堆栈中存入 20 个字节数据，那么 SP 的内容为什么值？答：（SS）×10H＋ （SP）＝23600H＋0800H＝23E00H，堆栈段在存储器中的物理地址范围是 23600H～23E00H。若往堆栈中存入 20 个字节数据，那么 SP 的内容为 0800H－14H＝07ECH。（20 的十六进制为 14H）。 已知当前数据段位于存储器的B4000H 到 C3FFFH 范围内，则段寄存器DS 的内容为多少？ 答：段寄存器 DS 的内容为 B4000H。 11．8086 系统中为什么一定要有地址锁存器？需要锁存哪些信息？ 答：由于 8086CPU 受芯片封装的限制，只有 40 个管脚，所以地址线和数据线只能采用复用的方式共同使用某些管脚。对存储器进行访问时，在读取数据或写入数据时，存储器芯片要求在这个过程中地址信息必须稳定提供给存储器，而由于 8086CPU 地址线和数据线是复用的，就不可能在同一时刻具有地址和数据的两种功能。这就需要在 CPU 提供地址信息时，将地址锁存起来，以保证下一个时刻当这些复用的管脚起着数据线的功能时，存储器有正确的地址信息。要锁存的信息包括这些复用管脚的地址和 BHE 等信号。 12．8086 读/写总线周期各包括最少几个时钟周期？什么情况下需要插入等待周期 T ？插入多 W 少个 T W 周期 T W 取决于什么因素？答：8086 读/写总线周期各包括最少四个时钟周期。在系统中增加等待的一般情况是：当 CPU 提供了地址后，由于外设或存储器的读出或写入时间较慢，不能与 CPU 的速度匹配，就需要插入等待周期 T ，等待 CPU 能从外设或存储器将数据正确地读出或写入为 W 止。显然，插入的等待周期 T W 的个数取决于外设或存储器的取出或写入时间。 13．若已知当前（DS）=7F06H，在偏移地址为 0075H 开始的存储器中连