- 1、本文档共13页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
辨析三个概念:微处理器、微型计算机、微型计算机系统
微处理器:MP 是指由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器部件,又称为微处理机。
微型计算机: MC,是指以微处理器为核心, 配上存储器、 输入/输出接口电路及系统总线所组成的计算机(又称主机或微电脑)。
微型计算机系统(主机+外设+软件配置)MCS,是指以微型计算机为中心, 以相应的外围设备、电源和辅助电路(统称硬件) 以及指挥微型计算机工作的系统软件所构成的系统。
计算机从诞生至今已经历了四代:① 电子管计算机② 晶体管计算机③ 集成电路计算
机④ 大规模、超大规模集成电路计算机
① 4 位或低档 8 位微处理器 Intel 4004 或 8008CPU② 中高档 8 位微处理器 Intel 8080 CPU③ 16 位高档微处理器 Intel 8086、80286 ④ 32 位高档微处理器 Intel 80386、80486⑤ 64 位高档微处理器 Intel 80586(Pentium)、Power PC
总线分为三种:① 地址总线 AD:单向,由CPU 发出到存储器或 I/O 端口。 ② 数据总线 DB: 双向,由 CPU 送出或送往 CPU。③ 控制总线 CB:整体双向,个体单向,传送方向固定。
微处理器由运算器(又称算术逻辑单元(ALU))、控制器(CU)、和寄存器阵列(RA)三部分组成
控制器包括:① 指令寄存器 IR ② 指令译码器 ID ③ 可编程逻辑阵列 PLA
内部寄存器:① 程序计数器 PC ② 地址寄存器 AR ③ 数据缓冲寄存器 DR ④ 指令寄存器 IR ⑤ 累加器 A ⑥ 标志寄存器 FLAGS
冯·诺依曼首计算机基本设计思想为① 以二进制形式表示指令和数据。(电子数字计算机)② 程序和数据事先存放在存储器中,计算机在工作时能够自动地、高速地从存储器中取出指令并加以执行。③ 由运算器、控制器、存储器、输入设备和输出设备等五大部件组成计算机系统。
9.8086cup 内部结构 由两部分组成:总线接口单元 BIU; 执行单元 EU. (1).总线接口单元 BIU
组成: 4 个 16 位的段寄存器(CS、DS、ES、SS); 1 个 16 位的指令指针寄存器 IP;
1 个 20 位的地址加法器; 1 个指令队列缓冲器(长度为 6 个字节); I/O 控制电路(总线
控制电路);1 个与 EU 通信的内部寄存器。
BIU 的功能:根据 EU 的请求负责 CPU 与内存或 I/O 端口传送指令或数据。
① BIU 从内存取指令送到指令队列
② 当 EU 执行指令时,BIU 要配合 EU 从指定的内存单元或 I/O 端口中读取数据,或者把EU 的操作结果送到指定的内存单元或 I/O 端口去。
(2)执行单元 Eu 组成:①16 位的 ALU(算术逻辑单元);
②通用寄存器组 AX,BX,CX,DX(4 个数据寄存器)BP(基址指针寄存器) SP(堆栈指针寄存器)SI(源变址寄存器)DI(目的变址寄存器)
③数据暂存寄存器 ④标志寄存器 FLAGS ⑤ EU 控制电路
作用:负责执行指令,执行的指令从 BIU 的指令队列中取得;运算结果和所需数据,则由EU 向 BIU 发出请求,经总线访问内存或 I/O 端口进行存取。10.物理地址与逻辑地址有什么区别?
答:逻辑地址是指未定位之前在程序中存在的地址,由段地址和偏移地址组成。物理地址是实际访问存储器时的地址(通过 20 位地址总线传递)。存储单元的逻辑地址不是唯一的, 一个存储单元只有唯一的一个物理地址,但可以有一个或多个逻辑地址; 5.CF——进位标志,运算结果有进(借)位,CF=1
AF——辅助进位标志,低 4 位向前有进(借)位,AF=1 ZF——零标志,结果为 0, ZF=1 SF——符号标志,最高位的值 OF——溢出标志,双高位判别法确定
PF——奇/偶标志,运算结果低 8 位中 1 的个数为偶数个,PF=1 控制标志:控制处理器的某一特定功能。
IF——可屏蔽中断允许标志,若 STI 将 IF=1 表示允许 CPU 接收外部从 INTR 引脚上发来的可屏蔽中断请求信号;由 CLI 将 IF 清 0;该状态对非可屏蔽中断及内部中断没有影响;
DF——方向标志,CLD 将 DF=0 串操作按增地址方式进行;STD 将 DF=1,串操作按减地址方式进行;
TF——跟踪(陷阱)标志(TF=1,单步工作方式;否则正常执行程序);
地址总线 A
19
A 可同时对高、低位库的存储单元寻址,A
1 0
和 BHE 用于对库的选择。 当 A
0
=0 时,只访问偶地址存储体,读写低字节信
文档评论(0)